翟利瓊-第五次作業(yè)-SDRAM PCB設計

yunjin

SDRAM模塊

一、SDRAM定義：同步狀態(tài)隨機存儲器，數(shù)據(jù)的讀寫需要時鐘同步；
二、管腳定義：
      A：電源、地【VDD、VDDQ、VSS、VSSQ】   B：數(shù)據(jù)、地址【DQ0-DQ15、DQM、A0-A11】  C、控制【CLK、CKE、CS#、WE#、RAS#、CAS#、BA0、BA1】
三、布局：
    一片SDRAM：
    1、點對點對對稱式布局；
    2、SDRAM靠近BGA放置，間距（SDRAM到BGA  Bank中心）：無排阻600mil-800mil；有排阻800mil-1000mil；
    3、濾波電容靠近IC管腳放置；
  兩片SDRAM：
    1、2片SDRAM 相對CPU對稱式布局；
    2、根據(jù)PCB板卡空間對SDRAM布局，空間足夠：與CPU放置同一面；空間不足時：SDRAM頂?shù)讓�貼；
    3、濾波電容靠近IC管腳放置；
    4、SDRAM與CPU之間的間距（到Bank中心）：無排阻600mil-800mil；有排阻800mil-1000mil；
四、布線
    1、特性阻抗50Ω；
    2、數(shù)據(jù)線每9根盡量同層（D0-D7，LDQM；D8-D15，HDQM）；
    3、信號線的間距滿足3W原則，數(shù)據(jù)線、地址（控制）線、時鐘線之間的距離保持20mil以上或至少3W；
    4、空間允許的情況下,應該在它們走線之間加一根地線進行隔離。地線寬度推薦為15-30mil；
五、等長規(guī)則
   1、低八位數(shù)據(jù)組等長 誤差范圍+/-50mil
   2、高八位數(shù)據(jù)組等長 誤差范圍+/-50mil
   3、地址線,控制線,時鐘線一起等長 誤差范圍+/-100mil

凡億劉老師

1