應對高速芯片從相位噪聲到時間抖動的挑戰(zhàn)

盛啵啵

當今數字芯片的接口時鐘、采樣時鐘等速度越來越快，因此對時鐘或晶體振蕩器的抖動要求越來越嚴格。因為比如采樣時鐘的抖動就可能會給高性能ADC的信噪比性能帶來災難性影響。雖然信噪比與抖動之間的關系已為大家所熟知，但大多數振蕩器（時鐘來源于振蕩器）都是用相位噪聲來描述特性的。本文介紹了如何利用AnaPico的APPH系列相位噪聲分析儀將相位噪聲轉換為抖動的測試方案，以便輕松計算信噪比的下降幅度等影響。

抖動（Jitter）：反映的是數字信號偏離其理想位置的時間偏差。高頻數字信號的bit周期都非常短，一般在幾百ps甚至幾十ps，很小的抖動都會造成信號采樣位置電平的變化，所以高頻數字信號對于抖動都有嚴格的要求。

實際信號可能具有較高復雜性，比如既有隨機抖動成分（RJ），也有不同頻率的確定性抖動成分（DJ）。確定性抖動可能由于碼間干擾或一些周期性干擾引起，而隨機抖動很大一部分來源于信號上的噪聲。一般我們把數字信號超過閾值的狀態(tài)判決為“1”，把低于閾值的狀態(tài)判決為“0”，由于信號的上升沿不是無限陡的，所以垂直的幅度噪聲就會造成信號過閾值點時刻的左右變化，這就是由于噪聲造成信號抖動的原因。

要進行信號抖動的分析，最常用的工具是寬帶示波器配合上響應的抖動分析軟件。示波器里的抖動分析軟件可以方便地對抖動的大小和各種成分進行分解，但是，現在很多高速芯片對時鐘的抖動要求都在1ps以下甚至fs級。這就需要借助于其它的測量方法，比如相位噪聲（phase noise）的測量方法。

相位噪聲：在頻域上，數據偏移量用相位噪聲來定義。對于頻率為f0的時鐘信號而言，如果信號上不含抖動，則信號的所有功率應集中在頻率點f0處，由于任何信號都存在抖動，這些抖動有些是隨機的，有些是確定的，分布于相當廣的頻帶上，因此抖動的出現將使信號功率被擴展到這些頻帶上。信號的相位噪聲，就是信號在某一特定頻率處的功率分量，將這些分量連接成的曲線就是相位噪聲曲線。相位噪聲通常定義為在某一給定偏移處的dBc/Hz值，其中dBc是以dB為單位的該功率處功率與總功率的比值。如一個振蕩器在某一偏移頻率處的相位噪聲定義為在該頻率處1Hz帶寬內的信號功率與信號總功率的比值，即在fm頻率處1Hz范圍內的面積與整個噪聲頻率下的所有面積之比。

圖1：信號相位噪聲曲線圖

從相位噪聲曲線圖1可知，絕大多數抖動都集中在頻率f0附近，距離f0越遠的頻段，抖動能量越小。

以下面的例子為例，說明對時鐘輸入的要求：

RMS JPER(12kHz~20MHz)：0.5ps

相位噪聲(10~100kHz)：-120dBc/Hz

通常用單邊帶相位噪聲來描述振蕩器的特性，如圖2的相位噪聲(dBc/Hz)與頻率偏移fm的關系曲線所示，其中頻率軸采用對數刻度。注意，實際的曲線由多個區(qū)域擬合而成，各區(qū)域的斜率為1/fx ，x=0對應于“白色”相位噪聲區(qū)域(斜率=0dB/10倍)，x=1對應于“閃爍”相位噪聲區(qū)域(斜率=–20dB/10倍)還存在x=2、3、4的區(qū)域，這些區(qū)域依次出現，愈來愈接近載波頻率。

圖2：振蕩器相位噪聲(dBc/Hz)與頻率偏移的關系

我們已經看到，振蕩器通常用相位噪聲來描述性能，但為了將相位噪聲與ADC的性能關聯(lián)起來，必須將相位噪聲轉換為抖動。為將該曲線與現代ADC應用關聯(lián)起來，選擇100MHz 的振蕩器頻率(采樣頻率)以便于討論，典型曲線如圖3所示。請注意，相位噪聲曲線由多條線段擬合而成，各線段的端點由數據點定義。

圖3：根據相位噪聲計算抖動

計算等效rms抖動的第一步是獲得目標頻率范圍(即曲線區(qū)域A)內的積分相位噪聲功率。該曲線被分為多個獨立區(qū)域(A1、A2、A3、A4)，各區(qū)域由兩個數據點定義。一般而言，假設振蕩器與ADC輸入端之間無濾波，則積分頻率范圍的上限應為采樣頻率的2倍，這近似于ADC采樣時鐘輸入的帶寬。

積分頻率范圍下限的選擇也需要一定的斟酌。理論上，它應盡可能低，以便獲得真實的rms抖動。但實際上，制造商一般不會給出偏移頻率小于10Hz時的振蕩器特性，不過這在計算中已經能夠得出足夠精度的結果。多數情況下，如果提供了100Hz時的特性，則選擇100Hz作為積分頻率下限是合理的。否則，可以使用1kHz或10kHz數據點。

還應考慮，“近載波”相位噪聲會影響系統(tǒng)的頻譜分辨率，而寬帶噪聲則會影響整體系統(tǒng)信噪比。最明智的方法或許是對各區(qū)域分別積分，并檢查各區(qū)域的抖動貢獻幅度。如果使用晶體振蕩器，則低頻貢獻與寬帶貢獻相比，可能可以忽略不計。其它類型的振蕩器在低頻區(qū)域可能具有相當大的抖動貢獻，必須確定其對整體系統(tǒng)頻率分辨率的重要性。

各區(qū)域的積分產生個別功率比，然后將各功率比相加，并轉換回dBc。一旦知道積分相位噪聲功率，便可通過下式計算rms相位抖動(單位為弧度）

公式1

以上結果除以2πfO，便可將用弧度表示的抖動轉換為用秒表示的抖動。

                                    

公式2

圖4給出了一個計算示例，它假設僅存在寬帶相位噪聲。所選的–150dBc/Hz寬帶相位噪聲代表了良好信號發(fā)生器的特性，由此獲得的抖動值可以代表實際情況。–150dBc/Hz的相位噪聲(用比值表示)乘以積分帶寬(200MHz)，得到–67dBc的積分相位噪聲。請注意，該乘法相當于把10log10[200MHz–0.01MHz]的量與相位噪聲(dBc/Hz)相加。實際上，計算中可以丟棄0.01MHz的頻率下限，因為它不會對最終結果產生重大影響。利用公式2可知， 總rms抖動約為1ps。

圖4：假設僅存在寬帶相位噪聲的抖動計算示例

在實際測試中，抖動值的來源除了相位噪聲還要包含信號雜散，因此實際換算時必須把所有因素考慮進去。AnaPico的APPH系列相位噪聲分析儀可以進行絕對相位噪聲測試時將這些因素綜合考慮或單獨考慮。

圖5：APPH系列相位噪聲分析儀的本底抖動（僅幾個fs）

圖6：APPH測試某AI芯片時鐘的抖動（陰影部分為積分區(qū)間，用戶可自由拖動）

圖7：APPH系列相噪分析儀可添加或去除雜散對抖動的影響

結論：相位噪聲和抖動是對同一種現象的兩種不同的定量方式(描述)。抖動是一個時域概念，單位是ps或fs。相位噪聲是頻率域的概念，相位噪聲是用偏移頻率fm處1Hz帶寬內的矩形的面積, 與整個功率譜曲線下包含的面積之比表示的，單位為-dBc/Hz。隨著現代數字系統(tǒng)的時鐘頻率越來越高，對高速芯片對時鐘的抖動要求都在1ps以下甚至fs級。示波器已經無法滿足相關的測試要求，因此必須采用靈敏度更高的相位噪聲分析儀。AnaPico公司的APPH系列相噪分析儀以-190dBc/Hz的本底噪聲和小于5fs本底抖動而具有極高的靈敏度，能夠以高于時域抖動的靈敏度測量頻域中的相位噪聲并及其便利的轉換為對應的抖動數值。

fanyijiaoyu2023

6666666666666666