求教：DDR3的時鐘頻率和數(shù)據(jù)線上頻率關(guān)系

chenzhouyu

大家好：
       剛開始了解DDR，在頻率關(guān)系上有點暈，還請大家?guī)兔χ笇В?font class="jammer">4 E5 ]6 g% a, r7 M
      以DDR3-1066為例，1066MHz是指數(shù)據(jù)傳輸率，那么時鐘頻率應(yīng)該是533MHz，核心頻率為133MHz；
: Y" ^4 a4 a4 P2 r2 Q數(shù)據(jù)總線的頻率，是不是應(yīng)該為時鐘頻率的兩倍，才能滿足在時鐘的上升沿和下降沿各采樣一次？
      先謝謝大家。

小宇2015

yxa

貌似問錯地方了 這個要問搞軟件的吧