求教：DDR3的時(shí)鐘頻率和數(shù)據(jù)線(xiàn)上頻率關(guān)系

chenzhouyu

大家好：
       剛開(kāi)始了解DDR，在頻率關(guān)系上有點(diǎn)暈，還請(qǐng)大家?guī)兔χ笇?dǎo)：
/ j% I# T' q" D2 T. h! U+ z& Y, B: V9 ~      以DDR3-1066為例，1066MHz是指數(shù)據(jù)傳輸率，那么時(shí)鐘頻率應(yīng)該是533MHz，核心頻率為133MHz；
數(shù)據(jù)總線(xiàn)的頻率，是不是應(yīng)該為時(shí)鐘頻率的兩倍，才能滿(mǎn)足在時(shí)鐘的上升沿和下降沿各采樣一次？
& y5 r" G; I0 R      先謝謝大家。

小宇2015

yxa

貌似問(wèn)錯(cuò)地方了 這個(gè)要問(wèn)搞軟件的吧