|
第五次作業(yè),內(nèi)容總結(jié),作業(yè)包含2個(gè)DC-DC,一個(gè)LDO等電源樹,2片SDRAM-HY57V283220,一個(gè)CPLD-EPM3064ATC100,一個(gè)PHY網(wǎng)口,video的輸入輸出模塊,該作業(yè)的采用的是DSP+FPGA架構(gòu),難度在于BGA扇出和兩片SDRAM的等長。
設(shè)計(jì)軟件:allegro16.6
|
-
-
DM642_E2.brd
2022-2-11 18:19 上傳
點(diǎn)擊文件名下載附件
下載積分: 聯(lián)盟幣 -5
3.71 MB, 下載次數(shù): 4, 下載積分: 聯(lián)盟幣 -5
|