應(yīng)用于圖像視頻和通信系統(tǒng)MS9180參數(shù)

鑫邦旺電子科技

MS9180描述

MS9180 是單芯片、單電源、8bit、32MSPS模數(shù)轉(zhuǎn)換器；MS9180 使用多級(jí)差分流水線架

構(gòu)保證了 32MSPS 數(shù)據(jù)轉(zhuǎn)換數(shù)率下全溫度范圍內(nèi)無(wú)失碼。

MS9180 的輸入適合圖像視頻和通信系統(tǒng)應(yīng)用；用戶可以根據(jù)實(shí)際需要選擇單端輸入或者差分輸入，也可根據(jù)需要選擇輸入范圍和消除失調(diào)。

MS9180 內(nèi)部集成的采樣保持放大器，既適合復(fù)用系統(tǒng)又適合開關(guān)全波電壓范圍的

連續(xù)信道，采樣單信道輸入頻率可以超過(guò)奈奎斯特頻率。交流耦合輸入可以借助內(nèi)部的鉗位電路移位到一定的固定電平，動(dòng)態(tài)性能非常完好。

MS9180 內(nèi)部集成了可編程基準(zhǔn)源。根據(jù)系統(tǒng)需要也可以選擇外部高精度基準(zhǔn)滿足系統(tǒng)精度的要求。

單時(shí)鐘輸入控制內(nèi)部的轉(zhuǎn)換周期；數(shù)字輸出二進(jìn)制的數(shù)據(jù)信息。超出量化范圍檢測(cè)位信息表征了輸入信號(hào)超過(guò)了最小和最大量化范圍的信息。

MS9180 可工作在 2.7V~5.5V 單電源范圍，適合高速低功耗的應(yīng)用范圍。

MS9180 適合工業(yè)溫度范圍（－40℃~+85℃）.

芯片特色

8 Bit 32 MSPS 流水線 ADC

低功耗：90mV （3V 電源下）

寬工作范圍：＋2.7～＋5.5V

高線性度：DNL：0.2LSB

低功耗模式控制

三態(tài)門輸出

量化范圍檢測(cè)

內(nèi)建鉗位功能

高精度可編程基準(zhǔn)電源

中頻亞采樣高達(dá) 135MHZ

管腳圖

9 ]- t0 S) b' M% v, @



8 p) u7 z' c/ M: `* w2 \2 O

應(yīng)用說(shuō)明

工作原理

MS9180 利用多級(jí)流水線架構(gòu)實(shí)現(xiàn)了低功耗高速數(shù)據(jù)轉(zhuǎn)換；將整個(gè)的轉(zhuǎn)換精度分成低精度的單階子轉(zhuǎn)換器，各階轉(zhuǎn)換的結(jié)果在時(shí)序控制下通過(guò)內(nèi)部數(shù)字校準(zhǔn)電路實(shí)現(xiàn)了高精度的數(shù)據(jù)轉(zhuǎn)換。

工作模式

MS9180 適合多領(lǐng)域的圖像視頻、通信和儀表應(yīng)用，可根據(jù)具體系統(tǒng)需要選擇合適的工作模式進(jìn)行性能優(yōu)化。為實(shí)現(xiàn)系統(tǒng)的靈活性，內(nèi)部開關(guān)可編程實(shí)現(xiàn)了不同的工作模式，內(nèi)部的三個(gè)模塊電壓基準(zhǔn)，電壓緩沖、模擬輸入可在不同開關(guān)模式下實(shí)現(xiàn)不同的選擇，具體的實(shí)現(xiàn)形式和工作模式見表 1，及模式說(shuō)明圖例。

- a2 x0 G$ x# Z8 D
: m: r9 O! ^" F) b; B$ w

睡眠模式

MS9180 可以通過(guò)設(shè)置引腳 STBY 為邏輯高電平同時(shí)保持時(shí)鐘在低電平進(jìn)入睡眠模式。在這個(gè)模式下，典型的功耗約 4mW。芯片在 STBY 變成低電平后約 400ns后進(jìn)入正常模式。

% w3 k0 `+ t3 t  n

模擬輸入的驅(qū)動(dòng)電路

圖 8 說(shuō)明了等價(jià)的模擬輸入電路，MS9180 內(nèi)部集成了采樣保持放大器。在時(shí)鐘低電平輸入時(shí)，開關(guān) 1 和 2 閉合，開關(guān) 3 關(guān)閉，輸入模擬信號(hào)對(duì)采樣電容CH 進(jìn)行充電。當(dāng)時(shí)鐘由低電平轉(zhuǎn)變成高電平時(shí)，開關(guān) 1 和 2 斷開，采樣保持電路進(jìn)入保持模式，開關(guān) 3 關(guān)閉，運(yùn)放的輸出等于采樣電容儲(chǔ)存的電壓。當(dāng)時(shí)鐘由高電平轉(zhuǎn)變成低電平時(shí)，開關(guān) 3 首先斷開，開關(guān) 1 和 2 然后閉合，采樣保持放大器進(jìn)入跟蹤模式。

輸入采樣保持電路的結(jié)構(gòu)對(duì)模擬信號(hào)輸入驅(qū)動(dòng)能力由一定的要求。引腳電容CP 和保持電容 CH 一般小于 5Pf。輸入信號(hào)源必須能夠在半個(gè)時(shí)鐘周期內(nèi)把這些電容充電或放電到 8bit 精度所需要的電壓值。當(dāng)采樣保持放大器進(jìn)入跟蹤模式時(shí)，輸入信號(hào)源必須對(duì)保持電容 CH 充電或放電從上一周期儲(chǔ)存的電壓到一個(gè)新的電壓。最壞情況下，輸入信號(hào)源提供充電電流在半個(gè)時(shí)鐘周期內(nèi)，通過(guò)開關(guān) 1導(dǎo)通電阻 Ron 是采樣電容發(fā)生最大輸入信號(hào)峰值的轉(zhuǎn)變。這中情況等效于驅(qū)動(dòng)一個(gè)低輸入阻抗電路。另一個(gè)情況，當(dāng)輸入信號(hào)源電壓等于前一時(shí)刻儲(chǔ)存的電壓時(shí)，保持電容不需要輸入電流，等價(jià)于輸入阻抗非常高。

在輸入信號(hào)源和 AIN 引腳之間加入串連電阻可以減少信號(hào)源的驅(qū)動(dòng)能力的要求；如圖 9 所示。某些特殊應(yīng)用的帶寬限制了串連電阻的大小，為了保證系統(tǒng)的性能指標(biāo)，電阻限制在 20 歐姆以內(nèi)。對(duì)于信號(hào)帶寬小于奈奎斯特頻率的應(yīng)用，用戶可以適當(dāng)增加電阻大小。另外加入一個(gè)對(duì)地的并聯(lián)電容可以減小交流負(fù)載阻抗，電容的大小需要根據(jù)信號(hào)內(nèi)阻和需要的信號(hào)帶寬來(lái)選擇。

MS9180 的信號(hào)輸入范圍是基準(zhǔn)電壓的函數(shù)。對(duì)于輸入范圍的選擇，根據(jù)基準(zhǔn)部分中內(nèi)部基準(zhǔn)和外部基準(zhǔn)的不同編程來(lái)選擇確定。

在許多應(yīng)用中，尤其是單電源工作，交流耦合提供了一種方便的偏置模擬輸入信號(hào)在合適的量化范圍的方法。圖 10 說(shuō)明了交流耦合模擬輸入信號(hào)的典型結(jié)構(gòu) 。 這 種 結(jié) 構(gòu) 的 高 通 -3dB 角 頻 率 是 非 常 重 要 的 考 慮 參 數(shù) 。

; E' ^# ^% P/ Z
/ k, P- u/ M, j1 V0 \- G$ e

,其中CEQ是 C1 和 C2 的并聯(lián)。

在選擇電阻值是需要特別的考慮，交流耦合電容在輸入端集成了開關(guān)傳輸特性，導(dǎo)致了節(jié)點(diǎn)直流偏置電流流入輸入。偏置電流的大小隨著輸入信號(hào)幅度偏離中間參考電壓值的大小和采樣頻率的增加而增加。當(dāng)輸入信號(hào)等于基準(zhǔn)中間值時(shí)，輸入偏置電流最小，同時(shí)導(dǎo)致輸入失調(diào)誤差（R1+R2)*IB

.如果需要補(bǔ)償這個(gè)誤差，考慮減小 R2 或者調(diào)整 VBIAS 實(shí)現(xiàn)滿足需要的失調(diào)要求。

系統(tǒng)應(yīng)用種必須使用直流耦合，通過(guò)運(yùn)放改變參考地的信號(hào)直流電平以實(shí)現(xiàn)輸入信號(hào)在合適的量化范圍內(nèi)。圖28給出了使用AD8041的同向模式的電路結(jié)構(gòu)。

MS9180 可以采用差分輸入的信號(hào)模式。這種結(jié)構(gòu)需要通過(guò)短接 REFTS 和REFBS 兩個(gè)輸入端作為一個(gè)差分輸入端。圖 12 給出了 1V P-P 信號(hào)的差分輸入模式。

/ n' U" t, `% S( R6 F+ T1 n

時(shí)鐘輸入

MS9180 時(shí)鐘輸入通過(guò)內(nèi)部的反向器緩沖器給電路提供時(shí)鐘，內(nèi)部反向器通過(guò) AVDD 引腳供電。這種結(jié)構(gòu)保證了時(shí)鐘滿足了＋5V 或＋3.3V CMOS 邏輯輸入信號(hào)，輸入閾值電壓在 AVDD/2。

MS9180 的流水線結(jié)構(gòu)既工作在時(shí)鐘的上升沿又工作在下降沿。為了最小話占空比的偏差，推薦采樣高速或先進(jìn) CMOS 邏輯時(shí)鐘（HC/HCT, AC/ACT）。CMOS邏輯提供了對(duì)稱的電壓閾值電平和足夠的上升和下降時(shí)間滿足 32 MSPS 的采樣操作。MS9180 設(shè)計(jì)的最高時(shí)鐘頻率位 32MHz，更高的時(shí)鐘頻率將要弱化系統(tǒng)的性能指標(biāo)；選擇更低的時(shí)鐘頻率可以提高系統(tǒng)的性能指標(biāo)。輸出緩沖的功率消耗主要正比于時(shí)鐘頻率，更低的時(shí)鐘頻率可以降低功耗。

數(shù)字輸入和輸出

MS9180 的每一個(gè)數(shù)字控制輸入引腳，如 THREE_STATE、STBY 和時(shí)鐘 CLK 等都是參考模擬地。數(shù)字輸出的格式直接是二進(jìn)制輸出，如圖 14 所示。當(dāng) STBY為高電平是，時(shí)鐘 CLK 無(wú)效時(shí)，電路進(jìn)入低功耗模式，靜態(tài)功耗下降到 5mW。

! J, e4 _( I3 s+ H) r4 D
7 `* `" I. r6 `' ]% f

系統(tǒng)應(yīng)用圖

& Q& {1 r: ?- w3 D
/ m& @' v/ S  u) I' @+ G

9 a8 ]/ o; L% L8 ?" ]

4 y0 R! y% x; t% ~
; z! |& R6 p6 ~) s9 q! L