為什么走線選擇50歐姆阻抗

edadoc · 發(fā)表于 2013-9-17 14:02:03

為什么很多工程師用 50Ohm PCB 傳輸線，有些時(shí)候這則成為 PCB 布線的默認(rèn)設(shè)置。

為什么不是 60 Ohm 或者 70 Ohm？

在線寬固定的情況下，有三個(gè)主要因素影響PCB的阻抗。第一，到PCB傳輸線最近的電磁干擾層的影響正比于PCB傳輸線到最近的參考平面的距離，越小的距離就越小的輻射。第二，串?dāng)_也隨傳輸線的厚度有則明顯的變化，減少一半的傳輸線厚度將減少傳輸線串?dāng)_。第三，越小的距離產(chǎn)生越小的阻抗，這個(gè)有利于減少容性負(fù)載的影響。所有的三個(gè)因素鼓勵(lì)設(shè)計(jì)者去設(shè)計(jì)傳輸線更加靠近參考平面。阻止傳輸線厚度降為0的主要原因是大部分的芯片不可能很好的驅(qū)動(dòng)小于50 Ohm的傳輸線，除了Rambus 27Ω，舊的國(guó)家BTL聯(lián)盟17Ω。

并不是所有的用50Ω做阻抗控制都是最好的。如：舊ＮＭＯＳ8080處理器工作頻率100Ｋｈｚ的時(shí)候沒有電磁干擾和串?dāng)_以及容性負(fù)載的問題，同時(shí)在任何時(shí)候他也不可能驅(qū)動(dòng)50Ω的傳輸線．就這個(gè)處理器而言，由于高的阻抗將減小驅(qū)動(dòng)電源，故我們必須使用我們能制造出來的最薄的，最高的阻抗的傳輸線．

同時(shí)我們也要考慮機(jī)械問題（制程問題）。如，在高密度多層板的高壓合夾層空間下，70Ω的傳輸線在現(xiàn)在微小印刷技術(shù)下很難被制造出來，在這種情況下，你也許會(huì)轉(zhuǎn)而用50Ω的傳輸線，50Ω的傳輸線允許用比70Ω更寬的線寬，從而使電路板存在可制造性。

那同軸電纜線的阻抗又如何呢?在射頻的世界里,考量的問題點(diǎn)與印刷電路板又有不同,至今射頻工業(yè)還是關(guān)注與相似阻抗的同軸電纜線,根據(jù)國(guó)際電工協(xié)會(huì)出版物78(1967), 75Ω是一個(gè)非常容易被接受的同軸阻抗標(biāo)準(zhǔn)，因?yàn)槟隳芨尤菀椎钠ヅ鋷追N比較流行的天線結(jié)構(gòu)。它同時(shí)定義了50Ω的實(shí)心聚乙烯線的結(jié)構(gòu)，即給出了固定的外層屏蔽層的直徑，同時(shí)給出了固定的介電常數(shù)2.2。因?yàn)樵?0Ω先可以減小傳輸過程中的趨膚效應(yīng)。

同時(shí)你可以從物理學(xué)定理上證明50Ω同軸電纜線阻抗的優(yōu)越性。電纜趨膚效應(yīng)損失為L(zhǎng)（每單位長(zhǎng)度上）正比于趨膚效應(yīng)電阻R（每單位長(zhǎng)度）除以電纜的特性阻抗Z。電纜總的趨膚電阻為外層屏蔽層電阻加上內(nèi)層傳輸線電阻之和。在高頻下，屏蔽層的串接趨膚電阻反比與它的直徑d2。內(nèi)層傳輸線的串聯(lián)趨膚電阻反比與它的直徑d1.則總的串接電阻正比于(1/d2+1/d1).結(jié)合上述因素，相互介電常數(shù)ER,屏蔽層直徑d2 為給定的固定值，你能下面這個(gè)公式來最小化趨膚效應(yīng)的損失，

在任何初級(jí)電磁場(chǎng)電磁波課本里，你都能找到如下的公式：Z0 表示為d2, d1, 和ER:的公式

將公式2代入公式1，則可得公式三如下

從公式三分離常數(shù)項(xiàng)(（√ER/60 ）(1/d2))，變量((1+d2/d1)/ln(d2/d1))決定趨膚損失最小化的點(diǎn)，仔細(xì)檢查公式三，發(fā)現(xiàn)最小損失的點(diǎn)只與d2/d1 的比有關(guān)，與ER 和固定的d2都無關(guān)。

將L作為自變量d2/d1的一個(gè)函數(shù)，一個(gè)可操作的結(jié)構(gòu)顯示最小損失點(diǎn)為d2/d1=53.5911.假設(shè)一個(gè)固體的聚乙烯絕緣體的介電常數(shù)為2.25，相當(dāng)于波的傳播速度為光的66%。d2/d1=53.5911.用于公式二可得傳輸線的特性阻抗為51.1Ω，很久以前，無線電工程師堅(jiān)決的僅僅使同軸線的阻抗達(dá)到更方便的50Ω。這不意味你就必須用50Ω。如，如果你設(shè)計(jì)了一個(gè)75Ω的傳輸線，此線有相同的外層屏蔽層直徑和介電常數(shù)，其趨膚損失僅增加了12%，不同的介電常數(shù)材料的可以優(yōu)化d2/d1的值，從而產(chǎn)生優(yōu)化的阻抗。