黃達深-20-常用存儲器設計-1片SDRAM-作業(yè)修改

黃達深

20-常用存儲器設計-1片SDRAM-作業(yè)修改

凡億劉老師

注意地址線等長線分組內應該還有控制以及時鐘信號：




注意等長線內還存在誤差報錯：


等長線可以稍微緊湊點：


其他的沒啥問題。