電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 129|回復(fù): 0
收起左側(cè)

為什么信號線上常常串接一個(gè)電阻?阻值通常是0歐,22歐,33歐或...

[復(fù)制鏈接]

529

主題

529

帖子

3762

積分

四級會(huì)員

Rank: 4

積分
3762
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2024-8-22 07:40:00 | 只看該作者 |只看大圖 回帖獎(jiǎng)勵(lì) |倒序?yàn)g覽 |閱讀模式

$ g; s2 g/ T' M) F' }5 U* U點(diǎn)擊上方名片關(guān)注了解更多
' M) r/ ?! f( Y7 J) M( Q) b+ R$ R; {, P$ c2 N0 O) J) T

9 j6 M6 Y4 N4 W$ h% e9 U! u在設(shè)計(jì)電路的時(shí)候,常常會(huì)在兩個(gè)芯片的信號線上串聯(lián)一個(gè)電阻,這個(gè)電阻常常是0歐,22歐,33歐或更大阻值的電阻。位置的話有放在信號發(fā)射端也有放在接收端的。
( x5 F7 i2 ?: u- c$ n
1 \) L3 e1 g3 u; E  q6 y' {今天就來和大家分享下,信號線上串接電阻的作用。1、阻抗匹配,吸收反射信號當(dāng)信號頻率比較高,上升沿比較陡時(shí)我們就需要考慮信號的阻抗連續(xù)問題了。首先來看下光從空氣照射到玻璃時(shí),除了折射還會(huì)發(fā)生發(fā)射。, Y- D  g/ d% g# ^5 f2 x4 P
# @+ }2 \- F! C1 S. S
當(dāng)信號頻率比較高,上升沿比較陡時(shí),電子信號經(jīng)過阻抗不同的地方時(shí)也會(huì)產(chǎn)設(shè)反射。PCB的單線阻抗一般會(huì)設(shè)計(jì)成50Ω,發(fā)射端阻抗一般是17到40,而接收端一般是MOS管的輸入,阻抗是比較大的,所以信號在接受端會(huì)產(chǎn)生反射,反射的信號又與源信號疊加,這樣就會(huì)在接收端反復(fù)反射,直到趨于穩(wěn)定。/ H7 M8 f- ]' w0 r5 t# Y) F

! g  n/ c6 Y% C* v6 R信號反射,在實(shí)際電路中波形會(huì)表現(xiàn)為,實(shí)際在電路中的表現(xiàn)就是信號會(huì)出現(xiàn)過沖,下沖或者振鈴。過沖和振鈴很容易產(chǎn)生emc問題或者在接收端產(chǎn)生誤碼。0 r# L: Z+ u( Z9 {' H. i

6 s' U# p) Y8 u比如這是之前測試的一個(gè)25MHZ的一個(gè)信號,當(dāng)加的串接電阻是0歐姆時(shí),可以看到信號的過沖非常明顯,
+ r& b  [9 N0 D& o: F4 p   Q6 w8 ?# G) q8 a
當(dāng)我串接的電阻為33歐時(shí),信號的過沖有了很好的改善。8 d" t6 k) Z1 w+ i) D& D
  @! M' n  H' y# z4 d. R! @8 c  [
需要注意的是,串接電阻用作阻抗匹配是一般是接到信號的發(fā)射端,不能接到信號的接收端,阻值的話一般100歐以內(nèi),阻值大了信號會(huì)畸變,可能有時(shí)序問題。
, H, N) M: L1 d+ e
# ^! e5 C& V- O3 I " w1 X# U2 n- D  ?& j! H9 p2 J
2.吸收干擾脈沖如果兩個(gè)芯片間的信號線比較長,4 F$ [. q  {2 J

' f% t" w0 q5 X9 U- I0 g或者走線的時(shí)候和一些時(shí)鐘信號等快速跳變的信號靠的比較近的時(shí)候,
3 r& O1 s2 J' _* q 1 P1 M& X' y1 u4 N
這個(gè)信號線很容易受到干擾或者信號線上會(huì)耦合到一些毛刺或窄脈沖。如果接收端是邊沿觸發(fā)有效,那么信號收到干擾后,必定會(huì)有誤操作或者脈沖計(jì)數(shù)變多。' N9 B& e0 C: o# C
/ C: l& R2 K4 g+ g
就好比之前做過一個(gè)項(xiàng)目,電極輸出的脈沖信號經(jīng)過光耦接到我們的FPGA,F(xiàn)PGA在接受到下降沿了之后進(jìn)行數(shù)據(jù)處理。在調(diào)試的時(shí)候發(fā)現(xiàn),一個(gè)周期內(nèi),本來之應(yīng)該有6144個(gè)中斷信號,但實(shí)際FPGA的脈沖信號有時(shí)會(huì)多余6144,經(jīng)過查看PCB發(fā)現(xiàn),我們這個(gè)線走線比較長,并且中間有一段和一個(gè)時(shí)鐘線隔的比較近,后來在靠近FPGA的這邊串接了一個(gè)1K的電阻后,脈沖數(shù)就正常了。因?yàn)檫@種干擾或者耦合到的一些毛刺,它的電壓幅值可能跟正常信號查不到,但是它的整個(gè)能量是非常小的,經(jīng)過一個(gè)電阻后,基本就可以把它吸收了。
8 F% a, K7 j5 D9 `" e# _% ]% z
8 O- u- t# {1 \/ f6 z然后復(fù)位信號上串聯(lián)電阻也是這個(gè)道理,可以吸收干擾信號或者靜電干擾;需要注意的是這個(gè)電阻一般推薦放在接收端,并且信號的頻率不應(yīng)太高,阻值的話根據(jù)實(shí)際情況可以適當(dāng)選擇。3.便于調(diào)試測試$ P4 O, i4 L: P0 K! U- P

. |  u+ j! b% i0 v0 f2 I- h0 Q如果信號兩端的芯片都是BGA的芯片或者一些引腳比較密的地方,有時(shí)候需要測試這個(gè)信號的波形或電平,不串接電阻的話我們將很難測試這個(gè)信號的波形,或者電平,這會(huì)給我們調(diào)試測試帶來很多困難。所以對于這種我們常常在信號線上串聯(lián)一個(gè)0歐姆電阻,作為預(yù)留,方便PCBA的調(diào)試和測試。% M) n7 n" v# N! |. X
4 _( B! s, K7 t8 U6 D8 ^
版權(quán)聲明:本文為博主原創(chuàng)文章,遵循 CC 4.0 BY-SA 版權(quán)協(xié)議,轉(zhuǎn)載請附上原文出處鏈接和本聲明。# |% |' F  A" V. a
原文鏈接:https://blog.csdn.net/weixin_42693097/article/details/127758321) M! i$ _3 t, n% ]) C
9 D/ n9 {3 q: n8 o
  l/ {% ?! A* B1 T& O0 b# A; V
聲明:
8 J9 o) I, H+ z2 E; E) K" k聲明:文章來源CSDN小魚教你模數(shù)電。本號對所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點(diǎn)均保持中立,推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有,如有侵權(quán),聯(lián)系刪除。投稿/招聘/推廣/宣傳 請加微信:woniu26a推薦閱讀▼4 S# N8 M3 b' u* L3 s  `
電路設(shè)計(jì)-電路分析
3 k# M) A- U3 {% `EMC相關(guān)文章
" |3 m9 N9 V/ X# }: O電子元器件, ~2 [  M% {6 S: U  M* q
后臺回復(fù)“加群”,管理員拉你加入同行技術(shù)交流群。

發(fā)表回復(fù)

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表