編號(hào):20170907 PCB公益評(píng)審報(bào)告

PCBQA

您閱讀的評(píng)審報(bào)告自于凡億PCB QA評(píng)審組(www.fany-online.com)
# |) t' H$ C& S0 o/ }6 B" \  [6 Z------------------------------------------------------------------------------------
  j5 f/ H4 b) h) y使用前請(qǐng)您先閱讀以下條款:
1.評(píng)審PCB全程保密不外發(fā)，評(píng)審之后會(huì)進(jìn)行文件刪除，介意者不要發(fā)送文檔！
, X5 s0 U& r% u# N' P$ y4 U* P& _2.評(píng)審報(bào)告只是局部截圖并添加文字說明，如需更詳細(xì)的請(qǐng)內(nèi)容請(qǐng)聯(lián)系我們?cè)u(píng)審人員
3.評(píng)審意見僅供參考意見，由此造成的任何相關(guān)損失網(wǎng)站概不負(fù)責(zé) 。
------------------------------------------------------------------------------------
+ W. l' c: A, I9 ~' Y如果您的PCB需要評(píng)審，請(qǐng)以郵件的方式發(fā)送給我們，我們一般在1個(gè)工作日之內(nèi)安排評(píng)審
) o/ d- P7 @  E6 G, B- s0 x郵件格式：PCB公益評(píng)審+項(xiàng)目名稱
郵件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
1、USB為供電管腳 電源輸入主干道要加粗一般按照20mil過載1A電流進(jìn)行評(píng)估，目前是開始時(shí)候大 但是后面變太小了不符合要求，表層過孔沒起作用可以刪掉
9 V  x6 }# j) Z" v' k4 E
% @+ A- t% J: `( P9 n1 I. m" S" p* Z
9 r  Q' I4 }* ?

PCBQA

2、這類電源輸入輸出主干道分不清楚，造成走線、打孔出現(xiàn)問題，第一腳為輸入  第5腳為輸出  第3腳 只是一個(gè)使能信號(hào)腳 走線10mil就夠了 不需要敷銅
( |! b( z% Y  V5 P3 E+ H, h請(qǐng)優(yōu)化輸入和輸出管腳 過載大電流的，其他幾個(gè)不再一一指出 一樣的 請(qǐng)先理清楚輸入輸出

2 D) e* a* S; v

PCBQA

3、濾波電容的放置 非常差，請(qǐng)靠近管腳進(jìn)行放置，盡可能的近一些，走線先經(jīng)過濾波電容濾波之后再進(jìn)入IC管腳。
2 z/ v' L* J; a5 I* Y/ a" s

PCBQA

4、SDRAM需要進(jìn)行等長(zhǎng)布線，走線間距不滿足3W原則 走線太近 ，請(qǐng)嚴(yán)格按照SDRAM相關(guān)規(guī)范進(jìn)行布局布線
( g% L3 _8 w$ w3 K6 p4 {. [% v
; @3 Z% w/ C& h( q$ n, Z4 u8 X# h) c
3 Y$ |6 D9 k' M/ ?- o! f% g

PCBQA

5、平面分割問題嚴(yán)重，存在過載通道太細(xì)，出現(xiàn)孤銅 無法載流的問題，這個(gè)板子通過這種分割 核心電源無法滿足供電 板子跑步起來的


建議你看下凡億PCB四層核心板的Demo的設(shè)計(jì)：https://item.taobao.com/item.htm ... cju&id=536934512329
( Q, Q: g3 ]: I- v很多問題 這個(gè)視頻當(dāng)中都有進(jìn)行講解

PCBQA

6、關(guān)于晶體的濾波方式 請(qǐng)采用π型濾波方式，電容放在前面，注意其他地方也類似檢查



具體設(shè)計(jì)要求請(qǐng)參考以下內(nèi)容：

布局要求：

1、布局整體緊湊，一般放置在主控的同一側(cè)，靠近主控IC。

2、布局是盡量使電容分支要短（目的：減小寄生電容，）

3、晶振電路一般采用π型濾波形式，放置在晶振的前面。

布線要求：

1）走線采取類差分走線；

2）晶體走線需加粗處理：8-12mil，晶振按照普通單端阻抗線走線即可；

3）對(duì)信號(hào)采取包地處理，每隔50mil放置一個(gè)屏蔽地過孔。

4）晶體晶振本體下方所有層原則上不準(zhǔn)許走線，特別是關(guān)鍵信號(hào)線。（晶體晶振為干擾源）。

5）不準(zhǔn)許出現(xiàn)stub線頭，防止天線效應(yīng)，出現(xiàn)額外的干擾。

7、繼電器為干擾源，請(qǐng)本體下面挖空處理。并且，走線需要加粗處理。

PCBQA

7、走線 請(qǐng)考慮 GND的回流問題 考慮后期等長(zhǎng)的空間 考慮阻抗及串?dāng)_等問題（3W），存在問題太多 建議此版進(jìn)行重新設(shè)計(jì)

1625536570

非常給力的點(diǎn)評(píng)，避免出現(xiàn)類似問題

cesc

強(qiáng)烈支持PCB聯(lián)盟網(wǎng)網(wǎng)友資料分享，免費(fèi)資源就是給力！

bidinghong

非常給力的點(diǎn)評(píng)