PCIe基礎概念與設備樹

嵌入式專欄

PerfacePCIe的全稱是Peripheral Component Interconnect Express，是一種用于連接外設的總線。
它于2003年提出來，作為替代PCI和PCI-X的方案，現(xiàn)在已經成了現(xiàn)代CPU和其他幾乎所有外設交互的標準或者基石，比如，我們馬上能想到的GPU，網卡，USB控制器，聲卡，網卡等等，這些都是通過PCIe總線進行連接的，然后現(xiàn)在非常常見的基于m.2接口的SSD，也是使用NVMe協(xié)議，通過PCIe總線進行連接的，除此以外，Thunderbolt 3 [2]，USB4 [3]，甚至最新的CXL互聯(lián)協(xié)議 [4]，都是基于PCIe的！
CXL（Compute Express Link）是一種業(yè)界支持的高速緩存一致性互連協(xié)議，用于處理器、內存擴展和加速器之間的通信。CXL技術在CPU內存空間和附加設備上的內存之間保持一致性，這允許資源共享以獲得更高的性能，減少軟件堆棧的復雜性，并降低整體系統(tǒng)成本。
所以一旦開始往設備相關的開發(fā)上面走了之后，PCIe可以算是一個繞不過的坎。這幾天看了一些和PCIe相關的資料，這里簡單的總結一下，也希望對大家有所幫助。這篇文章主要會聚焦在硬件的部分，和操作系統(tǒng)本身沒有什么太大的關系，無論是Windows還是Linux，底層的部分都是非常類似的，文章中也會提到調試的方法，不過會主要以Linux為主。
那我們就開始吧！
1. PCIe總體框圖首先，我們先從PCIe的基本概念開始。PCIe的架構主要由五個部分組成：

Root Complex，

PCIe Bus，

Endpoint，

Port and Bridge，

Switch。其整體架構呈現(xiàn)一個樹狀結構，如下圖所示：

2. Root Complex（RC）Root Complex是整個PCIe設備樹的根節(jié)點，CPU通過它與PCIe的總線相連，并最終連接到所有的PCIe設備上。
主板上最重要、成本最高的兩顆芯片，被稱為北橋和南橋，其中北橋負責與處理器對接，主要功能包括：內存控制器、PCI-E控制器、集成顯卡、前/后端總線等，都是速度較快的模塊；而南橋則負責外圍周邊功能，速度較慢，主要包括：磁盤控制器、網絡端口、擴展卡槽、音頻模塊、I/O接口等等。



Intel與AMD的新一代處理器，已經將傳統(tǒng)北橋的大部分功能都整合在了CPU內部，Intel的Clarkdale與Sandybridge處理器則是完全整合北橋芯片，與其搭配的P55/H55/P67/H67等芯片組其實就是一顆南橋。


Clarkdale的北橋(GPU)和CPU部分示意圖CPU部分和GPU部分是各自獨立的，微觀上通過QPI總線相連，宏觀上被封裝在了一起，接口是與Lynnfield相同的LGA1156。整體上來看Clarkdale不僅整合了內存控制器和PCI-E控制器，還整合了顯示核心，看似更加先進。


實際上，Clarkdale只是將原本放在主板上的北橋芯片，挪到了CPU的鐵蓋下面，本質上并沒有整合任何東西（包括顯卡和內存控制器）。但是與之搭配的H55芯片組，確實只剩下了一顆南橋。北橋的發(fā)熱量遠高于南橋，由于北橋位于處理器上面，因此用戶再也不用擔心主板的散熱問題了。
目前市面上熱賣的Core i7 8XX和Core i5 7XX處理器，就是基于Lynnfield核心的產品，這是真正意義上整合了北橋的處理器。

用圖片小結

FSB總線：即前端總線（Front Side Bus），CPU和北橋之間的橋梁，CPU和北橋傳遞的所有數(shù)據(jù)必須經過FSB總線，可以這么說FSB總線的頻率直接影響到CPU訪問內存的速度。

北橋：北橋是CPU和內存、顯卡等部件進行數(shù)據(jù)交換的唯一橋梁，也就是說CPU想和其他任何部分通信必須經過北橋。北橋芯片中通常集成的還有內存控制器等，用來控制與內存的通信�，F(xiàn)在的主板上已經看不到北橋了，它的功能已經被集成到CPU當中了。

PCI總線：PCI總線是一種高性能局部總線，其不受CPU限制，構成了CPU和外設之間的高速通道。比如現(xiàn)在的顯卡一般都是用的PCI插槽，PCI總線傳輸速度快，能夠很好地讓顯卡和CPU進行數(shù)據(jù)交換。

南橋：主要負責I/O設備之間的通信，CPU要想訪問外設必須經過南橋芯片。回正題
由于Root Complex是管理外部IO設備的，所以在早期的CPU上，Root Complex其實是放在了北橋（MCU）上 [5]，后來隨著技術的發(fā)展，現(xiàn)在已經都集成進了CPU內部了 [8]。（注意下圖的System Agent的部分，他就是PCIe Root Complex所在的位置。）

另外，雖然是根節(jié)點，但是系統(tǒng)里面可以存在不只一個Root Complex。隨著PCIe Lane的增加，PCIe控制器和Root Complex的數(shù)量也隨之增加。比如，我的臺式機的CPU是i9-10980xe，上面就有4個Root Complex，而我的筆記本是i7-9750H，上面就只有一個Root Complex。我們在Windows上可以通過設備管理器來查看：


Linux上也類似。下圖是從我的服務器的主板說明書上截出來的框圖，用的CPU是EPYC 7742，可以很明顯的看到PEG P0-3，對應著4個PCIe Controller和Root Complex：[6]

而我們可以通過lspci命令來查看所有的Root Complex：
$ lspci -t -v
-+-[0000:c0]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
+-[0000:80]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
+-[0000:40]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
\-[0000:00]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
3. PCIe總線（Bus）PCIe上的設備通過PCIe總線互相連接。雖然PCIe是從PCI發(fā)展而來的，并且甚至有很多地方是兼容的，但是它與老式的PCI和PCI-X有兩點特別重要的不同：
PCIe的總線并不是我們傳統(tǒng)意義上共享線路的總線（Bus），而是一個點對點的網絡，我們如果把PCI比喻成網絡中的集線器（Hub），那么PCIe對應的就是交換機了。換句話說，當Root Complex或者PCIe上的設備之間需要通信的時候，它們會與對方直接連接或者通過交換電路進行點對點的信號傳輸。[7]

PCI Bus

PCIe Bus老式的PCI使用的是單端并行信號進行連接，但是由于干擾過大導致頻率無法提升，所以后來就演變成PCIe之后就開始使用了高速串行信號。這也導致了PCI設備和PCIe設備無法兼容，只能通過PCI-PCIe橋接器來進行連接。當然這些我們都不需要再去關心了，因為現(xiàn)在已經很少看見PCI的設備了。
關于PCIe的通訊和包路由交換，我們先到這里，后面會更深入的介紹。
4. PCIe DevicePCIe上連接的設備可以分為兩種類型：

Type 0：它表示一個PCIe上最終端的設備，比如我們常見的顯卡，聲卡，網卡等等。

Type 1：它表示一個PCIe Switch或者Root Port。和終端設備不同，它的主要作用是用來連接其他的PCIe設備，其中PCIe的Switch和網絡中的交換機類似。4.1. BDF（Bus Number, Device Number, Function Number）PCIe上所有的設備，無論是Type 0還是Type 1，在系統(tǒng)啟動的時候，都會被分配一個唯一的地址，它有三個部分組成：

Bus Number：8 bits，也就是最多256條總線

Device Number：5 bits，也就是最多32個設備

Function Number：3 bits，也就是最多8個功能這就是我們常說的BDF，它類似于網絡中的IP地址，一般寫作BB:DD.F的格式。在Linux上，我們可以通過lspci命令來查看每個設備的BDF，比如，下面這個FCH SMBus Controller就是00:14.0：
$ lspci -t -v
# [Domain:Bus]
\-[0000:00]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
         # Device.Function
             +-14.0  Advanced Micro Devices, Inc. [AMD] FCH SMBus Controller
在我們知道了任何一個設備的BDF之后，我們就可以通過它查看到這個設備的詳細信息了，如下：
$ lspci -s 00:14.0 -vv
00:14.0 SMBus: Advanced Micro Devices, Inc. [AMD] FCH SMBus Controller (rev 61)
        Subsystem: Super Micro Computer Inc H12SSL-i
        Control: I/O+ Mem+ BusMaster- SpecCycle- MemWINV- VGASnoop- ParErr- Stepping- SERR- FastB2B- DisINTx+
        Status: Cap- 66MHz+ UDF- FastB2B- ParErr- DEVSEL=medium >TAbort- SERR- 另外，由于默認BDF的方式最多只支持8個Function，可能不夠用，所以PCIe還支持另一種解析方式，叫做ARI（Alternative Routing-ID Interpretation），它將Device Number和Function Number合并為一個8bit的字段，只用于表示Function，所以最多可以支持256個Function，但是它是可選的，需要通過設備配置啟用 [1]。

4.2. Type 0 Device和Endpoint所有連接到PCIe總線上的Type 0設備（終端設備），都可以來實現(xiàn)PCIe的Endpoint，用來發(fā)起或者接收PCIe的請求和消息。**每個設備可以實現(xiàn)一個或者多個Endpoint，每個Endpoint都對應著一個特定的功能。**比如：

一塊雙網口的網卡，可以每個為每個網口實現(xiàn)一個單獨的Endpoint；

一塊顯卡，其中實現(xiàn)了4個Endpoint：一個顯卡本身的Endpoint，一個Audio Endpoint，一個USB Endpoint，一個UCSI Endpoint；
這些我們都可以通過lspci或者Windows上的設備管理器來查看：$ lspci -t -v
-+-[0000:c0]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
             # A NIC card with 2 ports:
|           +-01.1-[c1]--+-00.0  Mellanox Technologies MT2892 Family [ConnectX-6 Dx]
|           |            \-00.1  Mellanox Technologies MT2892 Family [ConnectX-6 Dx]
+-[0000:80]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
             # A graphic card with 4 endpoints:
|           +-01.1-[81]--+-00.0  NVIDIA Corporation TU104 [GeForce RTX 2080]
|           |            +-00.1  NVIDIA Corporation TU104 HD Audio Controller
|           |            +-00.2  NVIDIA Corporation TU104 USB 3.1 Host Controller
|           |            \-00.3  NVIDIA Corporation TU104 USB Type-C UCSI Controller
4.3. RCIE（Root Complex Integrated Endpoint）說到PCIe設備，腦海里面可能第一反應就是有一個PCIe的插槽，然后把顯卡或者其他設備插在里面，就像我們上面看到的這樣。但是其實系統(tǒng)中有大量的設備是主板上集成好了的，比如，內存控制器，集成顯卡，Ethernet網卡，聲卡，USB控制器等等。
這些設備在連接PCIe的時候，可以直接連接到Root Complex上面。這種設備就叫做RCIE（Root Complex Integrated Endpoint），如果我們去查看的話，他們的Bus Number都是0，代表Root Complex。

4.4. Port / Bridge那么其他的需要通過插槽連接的設備呢？這些設備就需要通過PCIe Port來連接了。
在Root Complex上，有很多的Root Port，這些Port每一個都可以連接一個PCIe設備（Type 0或者Type 1）。

本質上，所有這些連接其他設備用的部件都是由橋（Bridge）來實現(xiàn)的，這些橋的兩端連接著兩個不同的PCIe Bus（Bus Number不同）。
比如，一個Root Port其實是靠兩個Bridge來實現(xiàn)的：一個（共享的）Host Bridge（上游連接著CPU，下游連接著Bus 0）和一個PCI Bridge用來連接下游設備（上游連著的是Bus 0（Root Complex），下游連著的PCIe的設備（Bus Number在啟動過程中自動分配）） [1]。

我們通過lspci命令可以看到這些橋的存在（注意設備詳情中的Kernel driver in use: pcieport）：
+-[0000:80]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
             # This is the Host bridge that connects to the root port and CPU:
|           +-01.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse PCIe Dummy Host Bridge
             # This is the PCI bridge that connects to the root port and device with a new bus - 0x81:
|           +-01.1-[81]--+-00.0  NVIDIA Corporation TU104 [GeForce RTX 2080]
|           |            +-00.1  NVIDIA Corporation TU104 HD Audio Controller
|           |            +-00.2  NVIDIA Corporation TU104 USB 3.1 Host Controller
|           |            \-00.3  NVIDIA Corporation TU104 USB Type-C UCSI Controller
# Host bridge
$ sudo lspci -s 80:01.0 -v
80:01.0 Host bridge: Advanced Micro Devices, Inc. [AMD] Starship/Matisse PCIe Dummy Host Bridge
        Flags: fast devsel, IOMMU group 13
# PCI bridge
$ sudo lspci -s 80:01.1 -v
80:01.1 PCI bridge: Advanced Micro Devices, Inc. [AMD] Starship/Matisse GPP Bridge (prog-if 00 [Normal decode])
        Flags: bus master, fast devsel, latency 0, IRQ 35, IOMMU group 13
        Bus: primary=80, secondary=81, subordinate=81, sec-latency=0
        I/O behind bridge: 0000b000-0000bfff [size=4K]
        Memory behind bridge: f0000000-f10fffff [size=17M]
        Prefetchable memory behind bridge: 0000020030000000-00000200420fffff [size=289M]
        ....
        Kernel driver in use: pcieport
注意：是否使用PCIe Bridge和是否通過插槽連接不能直接劃等號，這取決于你系統(tǒng)的硬件實現(xiàn)，比如，從上面RCIE的截圖中我們可以看到USB Controller作為RCIE存在，而下面EPYC的CPU則不同，USB控制器是通過Root Port連接的，但是它在主板上并沒有插槽。
$ lspci -t -v
+-[0000:40]-+-00.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse Root Complex
             +-03.0  Advanced Micro Devices, Inc. [AMD] Starship/Matisse PCIe Dummy Host Bridge
|           +-03.3-[42]----00.0  ASMedia Technology Inc. ASM1042A USB 3.0 Host Controller
             # ^====== 40:03.3 here is a Bridge. And USB controller is connected
             #         to this Bridge with a new Bus Number 42.
4.5. Switch如果我們需要連接不止一個設備怎么辦呢？這時候就需要用到PCIe Switch了。
PCIe Switch內部主要有三個部分：

一個Upstream Port和Bridge：用于連接到上游的Port，比如，Root Port或者上游Switch的Downstream Port

一組Downstream Port和Bridge：用于連接下游的設備，比如，顯卡，網卡，或者下游Switch的Upstream Port

一根虛擬總線：用于將上游和下游的所有端口連接起來，這樣，上游的Port就可以訪問下游的設備了

另外，這里再說明一次 —— 由于PCIe的信號傳輸是點對點的，所以Switch中間的這個總線只是一個邏輯上的虛擬的總線，其實并不存在，里面真正的結構是一套用于轉發(fā)的交換電路 [9]。
最后，看到這里也許你會突然想到Root Complex是不是也可以看成是一個Switch呢？我覺得這兩個概念最好還是分開，雖然從很多框圖上看著確實很像，只不過Root Complex沒有Upstream Port，連接上游的Host Bridge是連接到CPU上，不過Root Complex內部的功能要遠比Switch復雜的多，里面不僅僅是簡單的包轉發(fā)，比如，后面會說到的PCIe請求的生成和轉換等等。
5. 小結好了，到這里我們已經將PCIe設備樹中的主要部件都介紹完畢了。如果我們把所有這些部件連接在一起，那么其整體的結構就是這樣的 [10]：

好的，為了避免文章過長，我們這一篇就先到這里，后面有時間再繼續(xù)總結和PCIe相關的其他知識，比如配置空間和域，消息和消息路由等等。
PCIe系統(tǒng)舉例

PCIe拓撲特征：圖的頂部是一個CPU。這里要說明的一點是，CPU被認為是PCle層次結構的頂層。PCle只允許簡單的樹結構，這意味著不允許循環(huán)或其他復雜的拓撲結構。這樣做是為了保持與PCI軟件的向后兼容性，PCI軟件使用一個簡單的配置方案來跟蹤拓撲，不支持復雜的環(huán)境。為了保持這種兼容性，軟件必須能夠與以前相同的方式生成配置周期，總線拓撲也必須與以前相同。因此，軟件期望找到的所有配置寄存器仍然在那里，并且以它們始終具有的方式運行。在上圖PCIe系統(tǒng)中有幾種設備類型，Root Complex、Switch、Bridge、Endpoint等，下面分別介紹其概念。

Root Complex：簡稱RC，CPU和PCle總線之間的接口，可能包含幾個組件(處理器接口、DRAM接口等)，甚至可能包含幾個芯片。RC位于PCI倒立樹拓撲的“根”，并代表CPU與系統(tǒng)的其余部分進行通信。但是，規(guī)范并沒有仔細定義它，而是給出了必需和可選功能的列表。從廣義上講，RC可以理解為系統(tǒng)CPU和PCle拓撲之間的接口，PCle端口在配置空間中被標記為“根端口”。

Bridge：橋提供了與其他總線(如PCI或PCI- x，甚至是另一個PCle總線)的接口。如圖中顯示的橋接有時被稱為“轉發(fā)橋接”，它允許舊的PCI或PCIX卡插入新系統(tǒng)。相反的類型或“反向橋接”允許一個新的PCle卡插入一個舊的PCI系統(tǒng)。

Switch：提供擴展或聚合能力，并允許更多的設備連接到一個PCle端口。它們充當包路由器，根據(jù)地址或其他路由信息識別給定包需要走哪條路徑。是一種PCIe轉PCIe的橋。

Endpoint：處于PCIe總線系統(tǒng)拓撲結構中的最末端，一般作為總線操作的發(fā)起者（initiator，類似于PCI總線中的主機）或者終結者（Completers，類似于PCI總線中的從機）。顯然，Endpoint只能接受來自上級拓撲的數(shù)據(jù)包或者向上級拓撲發(fā)送數(shù)據(jù)包。細分Endpoint類型的話，分為Lagacy PCIe Endpoint和Native PCIe Endpoint，Lagacy PCIe Endpoint是指那些原本準備設計為PCI-X總線接口的設備，但是卻被改為PCIe接口的設備。而Native PCIe Endpoint則是標準的PCIe設備。其中，Lagacy PCIe Endpoint可以使用一些在Native PCIe Endpoint禁止使用的操作，如IO Space和Locked Request等。Native PCIe Endpoint則全部通過Memory Map來進行操作，因此，Native PCIe Endpoint也被稱為Memory Mapped Devices（MMIO Devices）


如上圖，是一個高端服務器系統(tǒng)，系統(tǒng)內建其他組網接口，如FC，ETH，SAS/SATA等。
“Intel Processor”包含許多組件，大多數(shù)現(xiàn)代CPU架構都是如此。這一個包括一個PCle端口訪問圖形，和2個DRAM通道，這意味著內存控制器和一些路由邏輯已經集成到CPU中。這些資源通常統(tǒng)稱為“Uncore”邏輯，將它們與包中的幾個CPU內核及其關聯(lián)邏輯區(qū)分開來。
Root Complex描述為CPU和PCle拓撲之間的接口，這意味著該部分必須位于CPU中。
6. 參考資料

[1]: PCI Express Base Specification

[2]: Thunderbolt? 3 Technology Brief

[3]: USB4? Specification

[4]: Compute Express Link? (CXL?) Specification

[5]: Intel? 3000 and 3010 Chipset Memory Controller Hub (MCH) datasheet

[6]: H12DSi-NT6 motherboard manual

[7]: fpga4fun - PCI Express 2 - Topology

[8]: White Paper: Introduction to Intel? Architecture

[9]: Crossbar Switch

[10]: Mindshare - An Introduction to PCI Express

https://r12f.com/posts/pcie-1-basics/

https://blog.csdn.net/u013253075/article/details/119045277end

一口Linux

關注，回復【1024】海量Linux資料贈送
精彩文章合集
文章推薦
?【專輯】ARM?【專輯】粉絲問答?【專輯】所有原創(chuàng)?【專輯】linux入門?【專輯】計算機網絡?【專輯】Linux驅動?【干貨】嵌入式驅動工程師學習路線?【干貨】Linux嵌入式所有知識點-思維導圖