兩片DDR3的PCB設計作業(yè)---馮凱

FKAI

DDR模塊布局時采用點對點布局模式，盡量靠近BGA擺放。兩片DDR布局時按照T點結(jié)構(gòu)布局，走線從中間向兩端發(fā)散，保證到DDR的線長度一致。當兩個器件中間無排阻是，擺放間距在600-800mil，有排阻時間距在800-1000mil，濾波電容靠近IC管腳擺放，走線阻抗控制在50om，數(shù)據(jù)線每11根盡量走在同一層D0-D7,LDQM和一對差分線等。信號線之間滿足3W規(guī)則，數(shù)據(jù)線和時鐘線、地址線之間滿足20mil以上，空間足夠情況下，用地線隔離開，加過地孔。高低8位數(shù)據(jù)線保持等長，誤差在50mil，控制線，時鐘線和地址線誤差在100mil，差分線繞等長時先使差分對內(nèi)誤差保證在5mil內(nèi)，在進行數(shù)據(jù)線等長操作。如果原理圖有特殊標注，走線應滿足要求。走線后在走線中間空余處打上過地孔減少干擾。