為什么在CAN總線中顯性電平具有高優(yōu)先級？

電子設計聯盟

0 S5 _( |) u" t% W+ Z; K" ^; ~: e點擊上方藍色字體，關注我們
) E2 T9 m3 Y' `+ X" s6 v
CAN總線采用 線與（Wired-AND） 邏輯，利用差分信號驅動。總線的顯性電平（邏輯“0”）通常由發(fā)射器主動驅動，而隱性電平（邏輯“1”）是總線的默認狀態(tài)，由內部的上拉或下拉電阻保持。

因此，為了在信號沖突或干擾時優(yōu)先傳遞明確的指令，“顯性”電平被設計為優(yōu)先。

CAN總線是一種多主控通信協議，其中的仲裁機制允許多個節(jié)點同時發(fā)起通信請求，而不發(fā)生沖突。這是通過顯性優(yōu)先的規(guī)則實現的。
3 |' V7 e0 c7 ^' S% }+ Y0 E
/ I+ U  d: \4 K2 m仲裁機制原理：

多個節(jié)點同時發(fā)送數據幀，幀頭部分的標識符（ID）用于仲裁。

在每個位時間上，總線上會進行邏輯“與”操作。

如果某個節(jié)點發(fā)送隱性電平（邏輯“1”），但檢測到總線上為顯性電平（邏輯“0”），它會停止發(fā)送，因為它的優(yōu)先級較低。

0 K1 R0 _) h3 z, D所以，使用顯性優(yōu)先：
' b; P' k$ a$ Z: P

確保低ID（高優(yōu)先級）的幀優(yōu)先發(fā)送。

提高總線效率，避免數據沖突和無謂重傳。

如果隱性電平優(yōu)先，則節(jié)點無法可靠檢測自身是否勝出仲裁，導致仲裁機制失效。

+ y; z/ E* A" u* c. S9 O顯性電平由驅動器強制施加，抗干擾能力強，在高噪聲環(huán)境下能更穩(wěn)定地維持總線狀態(tài)。

在硬件設計上，顯性電平的驅動需要更高的電流能力，而隱性電平則可以通過弱上拉/下拉維持。

這樣的設計符合經濟性與可靠性之間的平衡：顯性電平優(yōu)先意味著只有在必要時才需要高電流驅動，從而減少了能耗。隱性電平作為默認狀態(tài)，減少了空閑期間的能耗。

0 v, c; H. l6 X- `; M" f
1 f) C  ]2 e2 F+ C1 S' x點擊閱讀原文，更精彩~