高速存儲(chǔ)器接口IBIS建模中的挑戰(zhàn)與解決方案

逍遙設(shè)計(jì)自動(dòng)化

引言
/ p, G! P, @& `" L5 S高速存儲(chǔ)器接口已發(fā)展到支持?jǐn)?shù)千兆比特每秒(Gbps)的數(shù)據(jù)傳輸率。這種發(fā)展為存儲(chǔ)器接口的有效建模帶來了多種挑戰(zhàn)，特別是在IBIS（輸入/輸出緩沖信息規(guī)范）模型方面。本文探討了高速存儲(chǔ)器接口模型開發(fā)中的主要挑戰(zhàn)和相應(yīng)解決方案，重點(diǎn)關(guān)注封裝建模和均衡器實(shí)現(xiàn)。
5 Z( t% [3 I# m- i
圖1：展示了高速存儲(chǔ)器接口中IBIS模型的主要挑戰(zhàn)，突出顯示了封裝模型和均衡器模型的挑戰(zhàn)。

封裝模型的挑戰(zhàn)與解決方案
: |) N' M; q2 E2 o4 \3 I6 s存儲(chǔ)器接口日益復(fù)雜，在封裝建模方面引發(fā)了多個(gè)挑戰(zhàn)。目前支持Touchstone格式的模型主要分為兩類：互連模型和EMD（電氣模型數(shù)據(jù)）。每種方法都有各自的優(yōu)勢和局限性，需要仔細(xì)權(quán)衡。

/ }, e6 \3 T5 J4 D" a圖2：互連模型和EMD的比較表，顯示了在多重連接、EDA工具支持、顯示實(shí)現(xiàn)和文件路徑規(guī)范方面的優(yōu)勢和限制。

: O9 [7 I/ M3 R1 u& ?封裝建模中的主要挑戰(zhàn)之一是有效支持多重連接。這在涉及多芯片封裝的情況下尤為明顯。雖然互連模型使用廣泛，但在處理多重連接方面存在局限性。
/ i; [+ ?. E& j! n  V
+ j( F! R# a' m圖3：互連模型和EMD在多重連接支持方面的對比圖，展示了各自在處理多芯片封裝時(shí)的優(yōu)勢和局限性。

封裝模型的實(shí)現(xiàn)和可視化也是一個(gè)重要挑戰(zhàn)。這些模型在EDA工具中的顯示和處理方式會(huì)顯著影響設(shè)計(jì)過程中的可用性和有效性。
( ]: y2 `! _4 W8 \
4 |& m: }6 Y' j圖4：互連模型和EMD的顯示實(shí)現(xiàn)對比，展示了在具有多個(gè)封裝實(shí)例的pcb設(shè)計(jì)中封裝的可視化方式。
; F/ i; V. f+ K# D0 ~
均衡器模型的挑戰(zhàn)
8 q+ |! K! U. j/ ~$ _DDR規(guī)范中引入均衡器帶來了新的建模復(fù)雜性。特別關(guān)注的是判決反饋均衡器(DFE)，其使用外部時(shí)鐘信號(hào)(DQS)運(yùn)作，而非SerDes實(shí)現(xiàn)中使用的時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)系統(tǒng)。

% B% l7 O& e" m) @3 g# B+ y圖5：DDR DFE和SerDes DFE架構(gòu)的對比圖，突出顯示了時(shí)鐘實(shí)現(xiàn)的差異。
- V5 u  ^2 O3 h9 s# O" |, f
0 L% Q) T$ Y/ b8 k. j基于雙尾鎖存型電壓感應(yīng)放大器(DTSA)的DFE實(shí)現(xiàn)引入了額外的建模挑戰(zhàn)。這些實(shí)現(xiàn)使用動(dòng)態(tài)放大器作為加法器，在信號(hào)處理和分析方面與傳統(tǒng)線性放大器有顯著差異。
- X3 h- G) B/ T9 v
1 V* |7 h) Q" a! _3 m. A圖6：展示DTSA基礎(chǔ)DFE架構(gòu)和探測點(diǎn)挑戰(zhàn)的技術(shù)圖。

. D: E3 j) J7 j& B- f4 b隨著存儲(chǔ)器接口的復(fù)雜性增加，S參數(shù)模型的文件大小管理也面臨挑戰(zhàn)。隨著數(shù)據(jù)速率提高和并行接口變得更加復(fù)雜，提取的S參數(shù)文件大小顯著增長。這種增長需要仔細(xì)考慮磁盤使用、分析時(shí)間以及模型精度與文件大小之間的權(quán)衡。

5 {  c. d( g7 W+ w當(dāng)前建模環(huán)境中，Touchstone和IBIS-ISS文件的路徑規(guī)范也是一個(gè)挑戰(zhàn)。雖然IBIS規(guī)范提供了文件位置規(guī)則，但由于缺乏明確的路徑設(shè)置描述，導(dǎo)致在不同EDA工具中的實(shí)現(xiàn)不一致。這種不一致可能導(dǎo)致兼容性問題，使模型集成過程變得復(fù)雜。

* |6 x6 ]9 X9 G& F針對這些挑戰(zhàn)，提出了以下解決方案：

提升互連模型以支持與EMD相當(dāng)?shù)亩嘀剡B接能力，為復(fù)雜封裝配置建模提供更大靈活性。

制定清晰的封裝模型指南并促進(jìn)行業(yè)采用，確保實(shí)現(xiàn)一致性和更廣泛的工具支持。

建立統(tǒng)一的文件路徑描述規(guī)范，消除歧義并提高不同EDA工具間的兼容性。

為基于DTSA的DFE實(shí)現(xiàn)開發(fā)新的建模方法，可能包括數(shù)字信號(hào)的通過/失敗判定方法。
[/ol]
+ B. `. c* E5 C5 r: g" C基于DTSA的DFE建模提出了獨(dú)特的挑戰(zhàn)，需要?jiǎng)?chuàng)新解決方案。在處理動(dòng)態(tài)放大器時(shí)，傳統(tǒng)的模擬信號(hào)探測方法變得問題重重，因?yàn)檩敵隹赡懿惶峁┻m合分析的探測點(diǎn)。這種限制要求在均衡化之前探測輸入信號(hào)，或者處理切片器的數(shù)字信號(hào)輸出。

, \% ~! ?) N$ kIBIS開放論壇和EDA模型專業(yè)委員會(huì)繼續(xù)致力于解決這些挑戰(zhàn)。未來的發(fā)展可能包括處理外部時(shí)鐘驅(qū)動(dòng)均衡器的新規(guī)范，以及改進(jìn)的大型S參數(shù)文件管理方法。行業(yè)重點(diǎn)仍然是開發(fā)更高效、更準(zhǔn)確的模型，同時(shí)保持與現(xiàn)有工具和工作流程的兼容性。

, ]- h0 j, V5 J3 t' Q4 x2 Q' C* ]參考文獻(xiàn)
[1] M. Yoshitomi, "Challenges and Proposals in Developing Models for High-Speed Memory Interface," KIOXIA Corporation, Design Technology Innovation Div., 2024.
( A2 \/ n' Z! W
END

/ R* j+ }6 ~/ l7 z
5 T4 x0 B2 Z' p, Q/ s/ R8 r8 x軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
/ L2 C1 Y7 O. A點(diǎn)擊左下角"閱讀原文"馬上申請

7 O& n2 r: l$ B/ z; l- a% n歡迎轉(zhuǎn)載

: h3 P+ a3 X8 ?1 r4 x3 s5 Y2 ~轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！

. r/ w' m) g7 v

( g2 x, _1 A( S! h, t8 Q3 I

關(guān)注我們

+ I8 y% M$ m7 t

$ Z: n  b: W. q5 Q 8 A, e' |* E3 z9 e5 f: I

( I' d: v0 k- q# e5 n( g

                     

% i2 x* ~$ ]3 Y# r& R* }! P* H$ t

關(guān)于我們：
0 M" n" C2 w/ y深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件，提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。

http://www.latitudeda.com/
% O$ L* v1 |6 M$ k9 A- L5 o7 d% w4 W（點(diǎn)擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）