|
引言3 U/ q5 j H' Y: v
高速存儲(chǔ)器接口已發(fā)展到支持?jǐn)?shù)千兆比特每秒(Gbps)的數(shù)據(jù)傳輸率。這種發(fā)展為存儲(chǔ)器接口的有效建模帶來了多種挑戰(zhàn),特別是在IBIS(輸入/輸出緩沖信息規(guī)范)模型方面。本文探討了高速存儲(chǔ)器接口模型開發(fā)中的主要挑戰(zhàn)和相應(yīng)解決方案,重點(diǎn)關(guān)注封裝建模和均衡器實(shí)現(xiàn)。) t. e- w4 T* q! y
4ie2r2dniph64084692040.png (215.93 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
4ie2r2dniph64084692040.png
2024-12-10 02:12 上傳
) \7 C( e7 N. g4 O圖1:展示了高速存儲(chǔ)器接口中IBIS模型的主要挑戰(zhàn),突出顯示了封裝模型和均衡器模型的挑戰(zhàn)。
; r3 e4 z5 f) ~" V6 N/ O. M1 D) _& A6 G \3 H% [
封裝模型的挑戰(zhàn)與解決方案
/ @* ?7 o% y0 ~存儲(chǔ)器接口日益復(fù)雜,在封裝建模方面引發(fā)了多個(gè)挑戰(zhàn)。目前支持Touchstone格式的模型主要分為兩類:互連模型和EMD(電氣模型數(shù)據(jù))。每種方法都有各自的優(yōu)勢(shì)和局限性,需要仔細(xì)權(quán)衡。
2 L( Z" O0 U m s
gavxpemgrkt64084692140.png (209.4 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
gavxpemgrkt64084692140.png
2024-12-10 02:12 上傳
* d/ q% o# ?$ S) f3 {6 Z& L# |' y圖2:互連模型和EMD的比較表,顯示了在多重連接、EDA工具支持、顯示實(shí)現(xiàn)和文件路徑規(guī)范方面的優(yōu)勢(shì)和限制。
1 K. ~; t4 @) s3 v9 o/ N: W K9 G O$ X7 | U- w+ n0 h/ P
封裝建模中的主要挑戰(zhàn)之一是有效支持多重連接。這在涉及多芯片封裝的情況下尤為明顯。雖然互連模型使用廣泛,但在處理多重連接方面存在局限性。
6 N1 P/ n) {# }
b0oz4jr03bj64084692240.png (174.11 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
b0oz4jr03bj64084692240.png
2024-12-10 02:12 上傳
+ y" D- Y. A; q: C+ R8 q9 V
圖3:互連模型和EMD在多重連接支持方面的對(duì)比圖,展示了各自在處理多芯片封裝時(shí)的優(yōu)勢(shì)和局限性。+ t1 K) X, j2 g! w- ^. Q9 [* m
" p. _) L A- j! A3 \" z
封裝模型的實(shí)現(xiàn)和可視化也是一個(gè)重要挑戰(zhàn)。這些模型在EDA工具中的顯示和處理方式會(huì)顯著影響設(shè)計(jì)過程中的可用性和有效性。
: S- L9 S9 }* A7 ` O+ y$ g
5wgctq1otrs64084692341.png (220.7 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
5wgctq1otrs64084692341.png
2024-12-10 02:12 上傳
: t2 b2 ?+ |. v8 B$ P$ \' ?7 R' E" L圖4:互連模型和EMD的顯示實(shí)現(xiàn)對(duì)比,展示了在具有多個(gè)封裝實(shí)例的pcb設(shè)計(jì)中封裝的可視化方式。$ b/ {4 R$ g6 X- j8 J& q' S( k: V
* R& E, l- c' D0 O7 B: M# j均衡器模型的挑戰(zhàn)9 t& Z6 Q" ^' u* {; |1 R9 m! I1 h
DDR規(guī)范中引入均衡器帶來了新的建模復(fù)雜性。特別關(guān)注的是判決反饋均衡器(DFE),其使用外部時(shí)鐘信號(hào)(DQS)運(yùn)作,而非SerDes實(shí)現(xiàn)中使用的時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)系統(tǒng)。0 A4 R; s, e0 U+ x9 ?1 J
2rsbwechgmz64084692441.png (280.35 KB, 下載次數(shù): 1)
下載附件
保存到相冊(cè)
2rsbwechgmz64084692441.png
2024-12-10 02:12 上傳
. C; U6 b6 h, z. _
圖5:DDR DFE和SerDes DFE架構(gòu)的對(duì)比圖,突出顯示了時(shí)鐘實(shí)現(xiàn)的差異。% x. ~) G% H' v Z
8 B) U8 S) p1 R( Z基于雙尾鎖存型電壓感應(yīng)放大器(DTSA)的DFE實(shí)現(xiàn)引入了額外的建模挑戰(zhàn)。這些實(shí)現(xiàn)使用動(dòng)態(tài)放大器作為加法器,在信號(hào)處理和分析方面與傳統(tǒng)線性放大器有顯著差異。% o* ]7 A3 D6 y! I) ?- ?, D$ G
n1c21dooymb64084692541.png (322.38 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
n1c21dooymb64084692541.png
2024-12-10 02:12 上傳
8 M( Z$ Y' h8 P) O: a圖6:展示DTSA基礎(chǔ)DFE架構(gòu)和探測(cè)點(diǎn)挑戰(zhàn)的技術(shù)圖。
' v* Q1 t7 `% g2 p# {* H+ M
3 h' J4 x' m8 H3 G- M; I6 Y! h隨著存儲(chǔ)器接口的復(fù)雜性增加,S參數(shù)模型的文件大小管理也面臨挑戰(zhàn)。隨著數(shù)據(jù)速率提高和并行接口變得更加復(fù)雜,提取的S參數(shù)文件大小顯著增長(zhǎng)。這種增長(zhǎng)需要仔細(xì)考慮磁盤使用、分析時(shí)間以及模型精度與文件大小之間的權(quán)衡。1 m2 }; c* E" D) q# N+ d4 s& g; n
* M/ [# B1 K8 C$ `
當(dāng)前建模環(huán)境中,Touchstone和IBIS-ISS文件的路徑規(guī)范也是一個(gè)挑戰(zhàn)。雖然IBIS規(guī)范提供了文件位置規(guī)則,但由于缺乏明確的路徑設(shè)置描述,導(dǎo)致在不同EDA工具中的實(shí)現(xiàn)不一致。這種不一致可能導(dǎo)致兼容性問題,使模型集成過程變得復(fù)雜。
. q, k3 F8 P: `! D. c$ O4 j# \$ z5 s, }3 B; C5 _# W
針對(duì)這些挑戰(zhàn),提出了以下解決方案:提升互連模型以支持與EMD相當(dāng)?shù)亩嘀剡B接能力,為復(fù)雜封裝配置建模提供更大靈活性。制定清晰的封裝模型指南并促進(jìn)行業(yè)采用,確保實(shí)現(xiàn)一致性和更廣泛的工具支持。建立統(tǒng)一的文件路徑描述規(guī)范,消除歧義并提高不同EDA工具間的兼容性。為基于DTSA的DFE實(shí)現(xiàn)開發(fā)新的建模方法,可能包括數(shù)字信號(hào)的通過/失敗判定方法。& n) G# J5 V5 |; Y7 m0 j8 Q/ f0 R
[/ol]2 q1 q" G% v' D% {
基于DTSA的DFE建模提出了獨(dú)特的挑戰(zhàn),需要?jiǎng)?chuàng)新解決方案。在處理動(dòng)態(tài)放大器時(shí),傳統(tǒng)的模擬信號(hào)探測(cè)方法變得問題重重,因?yàn)檩敵隹赡懿惶峁┻m合分析的探測(cè)點(diǎn)。這種限制要求在均衡化之前探測(cè)輸入信號(hào),或者處理切片器的數(shù)字信號(hào)輸出。
) o5 m% O, e1 t O
3 z0 J9 r5 m& U. z6 L# CIBIS開放論壇和EDA模型專業(yè)委員會(huì)繼續(xù)致力于解決這些挑戰(zhàn)。未來的發(fā)展可能包括處理外部時(shí)鐘驅(qū)動(dòng)均衡器的新規(guī)范,以及改進(jìn)的大型S參數(shù)文件管理方法。行業(yè)重點(diǎn)仍然是開發(fā)更高效、更準(zhǔn)確的模型,同時(shí)保持與現(xiàn)有工具和工作流程的兼容性。
* X$ l9 n! k3 P" z+ ~$ A
; E& {$ p! I9 \& R b參考文獻(xiàn)
& k* n Q; r" z[1] M. Yoshitomi, "Challenges and Proposals in Developing Models for High-Speed Memory Interface," KIOXIA Corporation, Design Technology Innovation Div., 2024.
/ t* P; c/ c( ^; Z! R0 M2 A0 H: t
/ X& u2 B+ n$ N/ G9 uEND0 [: k& K5 U* y5 }4 Y
! I( M8 V U/ y' L) p
; \7 H+ X# {, A; O! {( q
軟件申請(qǐng)我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請(qǐng)?bào)w驗(yàn)免費(fèi)版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用,PIC Studio都可提升您的工作效能。2 j+ T, w- s+ [, ^% W! c
點(diǎn)擊左下角"閱讀原文"馬上申請(qǐng)
6 L3 j$ I2 \3 C0 p% m5 N' l, t9 A: ^- e) I+ N
歡迎轉(zhuǎn)載
0 o B" p) g) N# J1 v# k
3 {5 z4 X+ d" S+ o4 A/ f轉(zhuǎn)載請(qǐng)注明出處,請(qǐng)勿修改內(nèi)容和刪除作者信息!
B6 ^( R5 |# c2 C M+ D6 ?! ` Q% n1 P- S/ p4 M0 b
: p0 n1 {; _3 i5 W: K) c
5 x6 H; F( S: S9 }3 X4 k
3btwet2maic64084692641.gif (16.04 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
3btwet2maic64084692641.gif
2024-12-10 02:12 上傳
* o* y! X8 t# V# ~6 G! ^; Y3 g& y8 x" h1 u* [# D
關(guān)注我們
/ ]. |; E; X6 R1 t g7 ?# G9 s" Q, ^/ L5 d8 `6 j+ h6 S
7 b- F Z' _1 G+ ~4 g; O
aztrzpvcvet64084692741.png (31.33 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
aztrzpvcvet64084692741.png
2024-12-10 02:12 上傳
, d$ {; j2 B+ e1 A' q& w |
9 ]! W: C) j$ d. H: W
oeovn4hrmex64084692841.png (82.79 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
oeovn4hrmex64084692841.png
2024-12-10 02:12 上傳
+ u% Z) F: Q' J0 |% e4 M
|
9 p( I$ e9 K" X- u* D; m Z% p- }
dlyj0fg0ejf64084692941.png (21.52 KB, 下載次數(shù): 0)
下載附件
保存到相冊(cè)
dlyj0fg0ejf64084692941.png
2024-12-10 02:12 上傳
1 f8 K8 J! g4 Q2 g! F |
$ R4 [! D) e4 Z
/ l; i2 d* _+ `- }6 }
! C0 [2 f) B( t) Y) ?, M% g+ M1 B0 x. _. W1 w
關(guān)于我們:
: `* C( p U% K1 `; ?深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導(dǎo)體芯片設(shè)計(jì)自動(dòng)化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計(jì)和仿真軟件,提供成熟的設(shè)計(jì)解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對(duì)光電芯片、微機(jī)電系統(tǒng)、超透鏡的設(shè)計(jì)與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù),廣泛服務(wù)于光通訊、光計(jì)算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國(guó)內(nèi)外晶圓代工廠及硅光/MEMS中試線合作,推動(dòng)特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展,致力于為客戶提供前沿技術(shù)與服務(wù)。
$ |3 z$ g# D0 V. ^$ K0 N0 h4 ~% z$ g, {% v
http://www.latitudeda.com/
( u+ W- ^- |1 Q2 R(點(diǎn)擊上方名片關(guān)注我們,發(fā)現(xiàn)更多精彩內(nèi)容) |
|