作者 | 姜杰(一博科技高速先生團隊隊員)
' ]9 X; C8 d4 K& y& @: C% T
) ^2 N$ L1 w5 \ 走線熙熙,汲汲交期;走線攘攘,亟亟歸檔。
+ l! _5 W3 j. o! A項目伊始,高速先生的內(nèi)心其實是抗拒的,因為實在看不出仿真的必要:目標信號是DDR3L,數(shù)據(jù)速率最高800Mbps,地址控制類信號走線拓撲為一拖二、T型拓撲。信號普通、速率尋常、拓撲簡單。
2 O% L. B, `5 m# ?9 c * s* r! ~! k& o" z& t2 x7 X7 E
) R) |7 r. J$ u9 I架不住客戶的一再堅持,加上前期項目介入階段,客戶言辭閃爍,提供PCB文件時也不大爽快,似乎有難言之隱,高速先生漸生警覺——事情可能并沒有想象的那么簡單?蛻糇罱K還是提供了單板文件,不過一直強調(diào)是外協(xié)設(shè)計的。
6 ?& J4 V* O# k {1 r( |& D: X! M6 P- m; @3 Q( a+ F
打開板子仔細查看,卻是險象環(huán)生,高速先生精神為之一振,心里大概有了譜。雖然有了預判,不過,對于如此不走尋常路的設(shè)計以前只是耳聞,今日一見,難免興奮,實在想看看仿真結(jié)果與預期是否一致。& Z1 d$ A* N& R2 O1 `8 e/ \
$ M h" B5 D% V2 R Z% h& G考慮選擇地址控制類信號作為仿真對象,之所以這么做除了因為該單板的此類信號布線激進,另一個原因是相對于絕大多數(shù)數(shù)據(jù)信號的點到點拓撲,地址控制類信號通常是一拖多,而且沒有數(shù)據(jù)信號對應的片內(nèi)端接來減小反射,因此出問題的概率相對較大。先看DDR3L地址控制類走線最長的信號波形(如下圖):高低電平分明,滿足閾值要求,邊沿單調(diào),沒有回溝,整體看來雖然有輕微的過沖和振鈴,不是十分完美,也算比較正常。# \3 N4 i3 a; U \0 D( T' ~
: W5 ^1 W! o# z/ |
2 O+ ^3 L- y: q' _9 V6 E0 ]8 \
難道就這樣愉快的PASS了?不,還沒到重點。因為通道整體仿真的結(jié)果會讓你得出截然相反的結(jié)論!不信請看同組地址信號同時運行時黯然失色的眼圖:仿佛熬夜之后勉強睜開的眼睛,布滿血絲,感受到他的疲憊了嗎?
, A" d& V: _( {& W- A5 _6 B$ W: a& \
% z9 @3 r2 ~- ?6 H$ K. w/ N3 d
! A& _- k5 J- o2 ^" |% l9 G9 y8 `/ T不好意思,放錯圖了,應該是這張。
2 B# {9 P$ T' v5 N: B% k
! F R3 `% L( o. a4 T
3 C( f5 L( j! H& l ?$ r6 n4 m單拎出來的信號質(zhì)量沒問題,同組信號一起運行卻不給力,想必一直關(guān)注高速先生公眾號的朋友已經(jīng)想到了答案:串擾!是的,高速先生也這么想。尤其是在高速先生新近推出一期關(guān)于層間串擾的短視頻之后,串擾問題更是引起了不少人的關(guān)注,詳情請點擊以下:" g; n% }; x, d
3 p% F9 S- @) V. {4 k+ C/ k% }% A5 h5 I) X0 a9 v: K
# ~! ?0 A# c1 k0 M9 k/ b7 W回到本期案例,繼續(xù)抽絲剝繭。仔細觀察DDR3L地址信號走線之間的間距就能發(fā)現(xiàn)端倪:線寬0.1mm,相鄰走線air-gap也是0.1mm!而且還不是零散的個別現(xiàn)象,整個通道的地址控制類信號都是如此處理。
% c" ^% w! L2 B) v+ S3 ~& W) {. h' D# Q+ h- `- [% m- x% @ m
3 m% F" E+ ?/ k3 H
) p3 j! e1 ?# T- @1 u+ H當然了,以上關(guān)于串擾的推斷還只是大膽的假設(shè),下面就需要小心的求證。既然懷疑問題的癥結(jié)在于串擾,那么對比不同程度的串擾對通道信號的影響最具有說服力。好在仿真的時候可以調(diào)整串擾系數(shù),這樣就不必等客戶提供不同的PCB版本來逐一驗證。提取參數(shù)時通過調(diào)整串擾系數(shù),先將串擾降低為原版本的75%,由于振鈴的減小,眼睛中的“血絲”開始減少,眼圖如下:. K: ] e9 I3 C4 c
4 E$ C8 x/ m6 D& L, Q5 r
8 g2 D( ^' r6 A" z
7 z: L2 k$ I- i& J繼續(xù)調(diào)整串擾系數(shù),將串擾減小至原設(shè)計的50%,信號振鈴進一步減小,眼圖逐漸恢復正常。0 `3 V0 {/ P4 \) D4 c
* X" j* {5 x2 n% l, q: Z# I1 c3 {1 g
" L. K8 ^ [# |0 Z* J2 s
+ o }8 S3 M% u2 M, @9 b
直接將串擾減小到原設(shè)計的5%,整個眼圖都變的精神抖擻,十分清爽。% K E3 B* V( l* e9 K
9 N+ H. R+ g6 y# ~) d# v$ |5 Y i/ J: [6 `5 d
4 Y* c& [7 u" c V2 {2 r. _! n通過仿真反饋,客戶最終還是把DDR3L的走線中心距調(diào)整至3W,線距調(diào)整后的通道仿真結(jié)果達到了預期的要求。0 s! }/ v( ~6 b L- t
; z/ ?2 J, f8 A8 e& r ^& h& z
后來才了解到,初始版本PCB是客戶的一個layout新手設(shè)計,初生牛犢不怕虎,加上交期的壓力,走線約束設(shè)置出現(xiàn)偏差,于是就出現(xiàn)了這么一版試探信號底線的設(shè)計,相信經(jīng)過這次返工的煎熬,串擾對這名Layout攻城獅而言不會再是書本上蒼白的理論。正所謂:走線熙熙,急趕交期;走線攘攘,串擾飆漲。只是,有多少走線可以重來,有多少單板經(jīng)得起等待? 0 e5 X/ V0 M0 F1 C# ?! l3 F& d8 G/ A
|