電子產(chǎn)業(yè)一站式賦能平臺

PCB聯(lián)盟網(wǎng)

搜索
查看: 4034|回復: 0
收起左側(cè)

走線不走心,遲早會返工

[復制鏈接]

204

主題

478

帖子

4231

積分

四級會員

Rank: 4

積分
4231
跳轉(zhuǎn)到指定樓層
樓主
發(fā)表于 2020-5-21 14:22:02 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
作者 | 姜杰(一博科技高速先生團隊隊員)
/ v8 j, e/ q0 {- b: i# x% \) k" i, x" I9 k5 |
走線熙熙,汲汲交期;走線攘攘,亟亟歸檔。
$ D& s% |/ @1 h& {% ?8 Z5 G9 X; x項目伊始,高速先生的內(nèi)心其實是抗拒的,因為實在看不出仿真的必要:目標信號是DDR3L,數(shù)據(jù)速率最高800Mbps,地址控制類信號走線拓撲為一拖二、T型拓撲。信號普通、速率尋常、拓撲簡單。0 x) l; P3 n2 L' ~; f: g
+ }, @3 Q/ i  Y

& l* b, }, D6 |" |6 }  `/ W7 i架不住客戶的一再堅持,加上前期項目介入階段,客戶言辭閃爍,提供PCB文件時也不大爽快,似乎有難言之隱,高速先生漸生警覺——事情可能并沒有想象的那么簡單?蛻糇罱K還是提供了單板文件,不過一直強調(diào)是外協(xié)設(shè)計的。) u6 J; r8 o. ]( c

; H4 i2 ~3 D" q5 `1 `6 [0 U打開板子仔細查看,卻是險象環(huán)生,高速先生精神為之一振,心里大概有了譜。雖然有了預判,不過,對于如此不走尋常路的設(shè)計以前只是耳聞,今日一見,難免興奮,實在想看看仿真結(jié)果與預期是否一致。
, f# u% W! y9 C# G- }
7 t: ?! ^# }+ x4 a: F3 ?& |考慮選擇地址控制類信號作為仿真對象,之所以這么做除了因為該單板的此類信號布線激進,另一個原因是相對于絕大多數(shù)數(shù)據(jù)信號的點到點拓撲,地址控制類信號通常是一拖多,而且沒有數(shù)據(jù)信號對應(yīng)的片內(nèi)端接來減小反射,因此出問題的概率相對較大。先看DDR3L地址控制類走線最長的信號波形(如下圖):高低電平分明,滿足閾值要求,邊沿單調(diào),沒有回溝,整體看來雖然有輕微的過沖和振鈴,不是十分完美,也算比較正常。6 r1 d3 e( s0 p

5 z) p0 a) o2 c, @* q' _  ^3 d; t% G. {$ D2 h' [
難道就這樣愉快的PASS了?不,還沒到重點。因為通道整體仿真的結(jié)果會讓你得出截然相反的結(jié)論!不信請看同組地址信號同時運行時黯然失色的眼圖:仿佛熬夜之后勉強睜開的眼睛,布滿血絲,感受到他的疲憊了嗎?
8 c: ~: M& A; G) A" P7 g4 s  d$ @7 m. h  {. E: N% U1 G
1 F! K7 \5 _+ e7 v) X  ?" o
不好意思,放錯圖了,應(yīng)該是這張。+ ]8 L( P* X3 g5 U9 V

  h* [% w& @8 {$ o1 ^  `/ h& p, r( Z' T3 C4 j! K) R' e
單拎出來的信號質(zhì)量沒問題,同組信號一起運行卻不給力,想必一直關(guān)注高速先生公眾號的朋友已經(jīng)想到了答案:串擾!是的,高速先生也這么想。尤其是在高速先生新近推出一期關(guān)于層間串擾的短視頻之后,串擾問題更是引起了不少人的關(guān)注,詳情請點擊以下:! k/ W# i4 ?( p9 H2 ?& o9 F
+ C3 {4 }" g; l, @: ]
& s7 Y4 p7 @' Z( J% d

# R; z) H  }7 u( j* n6 ~回到本期案例,繼續(xù)抽絲剝繭。仔細觀察DDR3L地址信號走線之間的間距就能發(fā)現(xiàn)端倪:線寬0.1mm,相鄰走線air-gap也是0.1mm!而且還不是零散的個別現(xiàn)象,整個通道的地址控制類信號都是如此處理。5 W5 {6 e' G7 s! W

4 l- d8 W! l! j  |9 \
7 ~. A) G$ |! u1 i- {$ ~
/ i8 k7 ^6 ~" M; z: w2 ?, l當然了,以上關(guān)于串擾的推斷還只是大膽的假設(shè),下面就需要小心的求證。既然懷疑問題的癥結(jié)在于串擾,那么對比不同程度的串擾對通道信號的影響最具有說服力。好在仿真的時候可以調(diào)整串擾系數(shù),這樣就不必等客戶提供不同的PCB版本來逐一驗證。提取參數(shù)時通過調(diào)整串擾系數(shù),先將串擾降低為原版本的75%,由于振鈴的減小,眼睛中的“血絲”開始減少,眼圖如下:0 N0 f8 D9 B; O* O
7 F# ]( w/ c! C. a

; \6 m5 V) i6 W# G3 X$ m
" Q! F; T6 |! M- K繼續(xù)調(diào)整串擾系數(shù),將串擾減小至原設(shè)計的50%,信號振鈴進一步減小,眼圖逐漸恢復正常。
" X* _% \9 v; I& l3 y! h5 I& n
( ^/ x9 ~( d: q; ~1 [& X

8 b4 f  V- h; A+ k
9 ?3 e& b/ E& L" F- o0 ]直接將串擾減小到原設(shè)計的5%,整個眼圖都變的精神抖擻,十分清爽。5 s/ X) C( V9 v# A) U* w
' R: ]' |) `0 v! U8 k
  G. w7 ^2 w$ }" w; B
% |' d* J7 M& G$ T9 g9 z5 O1 O) G% t
通過仿真反饋,客戶最終還是把DDR3L的走線中心距調(diào)整至3W,線距調(diào)整后的通道仿真結(jié)果達到了預期的要求。$ h) D) _. Y' ]7 A
' [& D+ J- d3 z6 @  o0 e$ o, A
后來才了解到,初始版本PCB是客戶的一個layout新手設(shè)計,初生牛犢不怕虎,加上交期的壓力,走線約束設(shè)置出現(xiàn)偏差,于是就出現(xiàn)了這么一版試探信號底線的設(shè)計,相信經(jīng)過這次返工的煎熬,串擾對這名Layout攻城獅而言不會再是書本上蒼白的理論。正所謂:走線熙熙,急趕交期;走線攘攘,串擾飆漲。只是,有多少走線可以重來,有多少單板經(jīng)得起等待?
; h2 {5 G4 \; A& Q* B
一博科技專注于高速PCB設(shè)計、PCB生產(chǎn)、SMT貼片、物料代購http://www.edadoc.com
回復

使用道具 舉報

發(fā)表回復

您需要登錄后才可以回帖 登錄 | 立即注冊

本版積分規(guī)則


聯(lián)系客服 關(guān)注微信 下載APP 返回頂部 返回列表