據(jù)說只有大神才知道這個電容的作用

edadoc

作者 | 劉麗娟（一博科技高速先生團(tuán)隊隊員）
5 T  L# b9 g1 s; C

對于模擬電路沒學(xué)好的工程師來說，電阻只知道用來端接；電感只知道用來隔離；至于電容嘛，估計你們只知道濾波，更不用說它們的組合產(chǎn)生的作用了。不信？估計以下這個電容的用法，你也只能說濾波了吧……
+ J# F: c. t" {  x# b* `
: J4 V( F: k% V  Y; F$ R( [上周我們雷工，哦不是，是我們姜工的文章向大家介紹了DDR的時鐘里面并聯(lián)電容的用處，讓大家驚奇的發(fā)現(xiàn)了原來電容也可以用來端接，可能已經(jīng)讓一大把粉絲獲得了一波知識的源泉。那么本期高速先生還繼續(xù)玩這個DDR的時鐘，去深挖它還有什么槽點。

我們先把上周所講到的這個DDR時鐘的拓?fù)湓僖淮卫�出來，沒錯！就是下面這個圖啦。其中上周讓雷工尷尬不已的這個電容就是下面紅色圈圈的那位了。把電容并聯(lián)到差分對間，能夠很好的對發(fā)送的信號進(jìn)行端接，目標(biāo)是使得電容的電抗值和傳輸線接近，從而起到源端端接的效果，減小時鐘的反射。
$ ^/ O* h3 O6 x# `  a& r5 H; h& H
5 s; V. u4 _3 u/ {# B% q

, Y7 R- q! y+ r# |! [4 f4 `恩，這個是上篇文章的精華哈。那么我們這期的文章繼續(xù)研究這個拓?fù)�，大家有沒有發(fā)現(xiàn)上面的拓?fù)淦鋵嵅恢挂粋�電容，看看上圖藍(lán)色圈圈的位置，其實還有一個電容哦！它一般是放在最后兩個端接電阻之間，然后下拉到地（也可以上拉到DDR電源）。這個電容到底有什么用呢？根據(jù)高速先生對你們的認(rèn)識，都接到地了，肯定又是用來濾波啦？

高速先生對此也研究了一番，我們用一個簡單的點對點的時鐘拓?fù)溥M(jìn)行驗證哈。
% W3 R0 [$ h5 g1 z) g; `7 W
9 l' L( m6 ^: L8 i
, E  u! M0 N' E0 r  G
, C; E: z7 r, V6 B9 B. W如果這對差分線是理想的走線，所謂理想就是差分線的P和N長度一致，阻抗相同，分成對稱的情況下。有無電容的結(jié)果是下面這樣的。


- ~8 i) k; Y+ L5 U
是的，如果我們的PCB加工出來就像原理圖設(shè)計一樣是理想的情況，那這個電容的確起不了什么作用。但是我們PCB最精彩的地方就在于它的設(shè)計和加工的誤差哈。我們知道，對于一對差分線來說，對間P和N的對稱性是最為重要的事情，不然的話它們就是產(chǎn)生共模的噪聲�；�本上來說，只要破壞了差分線理想狀態(tài)，這對差分線都會或多或少產(chǎn)生共模的噪聲。那么我們在有共模噪聲的情況下再去進(jìn)行對比驗證，結(jié)果就會變得不一樣了。
) b, M+ k. l7 o7 T( ?' X
4 j3 r( b8 r" _8 \# e
( Q0 w, D" h4 [$ P, ]. `* G
可以看到，沒有了這個電容之后，接收端的波形變得扭曲，甚至是產(chǎn)生了非單調(diào)的結(jié)果。那么大家也許會問了，那你們怎么知道是不是共模噪聲的影響呢？怎么看呢？
4 g7 z$ H$ A, Y2 H# l
我們可以看下圖紫色箭頭位置的波形，也就是它們產(chǎn)生的共模噪聲的位置了。

" Y: o# P9 b. z) p$ P
: r( U0 O  ^5 j1 u5 s$ b
% w8 h# s- q3 `- w  L" ^我們可以看到，當(dāng)差分線有共模噪聲的時候，這個電容其實可以為我們抑制很大部分的噪聲，因此能最大限度的還原接收端信號的完整性。
' }% v7 E0 h, ~2 c

& U+ \6 S6 X0 T
4 S1 @6 F3 k3 v3 l+ ]* \4 a8 F當(dāng)然如果旁邊的走線離這對時鐘很近的話，有了這個電容，自然也能使得共模噪聲串?dāng)_到旁邊走線的能量削弱啦，也就是起到減小串?dāng)_的效果。

* @) k* }0 G( @3 H; c3 ~3 p




% i7 m' z0 B0 I  f& O
' H1 r% A3 G- ]- T8 w$ D
/ C" Y! o! P6 r1 W9 P, v& X4 W
0 c4 {6 ^) p- `; D# X

. r4 B4 b2 r% D8 y  t

pxadsh

/ B  p7 @% t. [( U3 x% j7 P, R! F啥也不說了，感謝樓主分享哇！

lsd666

感謝樓主分享！