據(jù)說只有大神才知道這個電容的作用

edadoc

作者 | 劉麗娟（一博科技高速先生團(tuán)隊(duì)隊(duì)員）
, \& n1 @( V. W' [
7 S  n6 S& s) W% A
對于模擬電路沒學(xué)好的工程師來說，電阻只知道用來端接；電感只知道用來隔離；至于電容嘛，估計你們只知道濾波，更不用說它們的組合產(chǎn)生的作用了。不信？估計以下這個電容的用法，你也只能說濾波了吧……

( e0 O" V' f0 q上周我們雷工，哦不是，是我們姜工的文章向大家介紹了DDR的時鐘里面并聯(lián)電容的用處，讓大家驚奇的發(fā)現(xiàn)了原來電容也可以用來端接，可能已經(jīng)讓一大把粉絲獲得了一波知識的源泉。那么本期高速先生還繼續(xù)玩這個DDR的時鐘，去深挖它還有什么槽點(diǎn)。

3 `/ ]- O& o4 q$ F1 |5 D我們先把上周所講到的這個DDR時鐘的拓?fù)湓僖淮卫�出來，沒錯！就是下面這個圖啦。其中上周讓雷工尷尬不已的這個電容就是下面紅色圈圈的那位了。把電容并聯(lián)到差分對間，能夠很好的對發(fā)送的信號進(jìn)行端接，目標(biāo)是使得電容的電抗值和傳輸線接近，從而起到源端端接的效果，減小時鐘的反射。
7 ?) n8 V" @) S* T9 f- e
" C$ b, \3 V; B$ T7 _9 D1 ]% v

恩，這個是上篇文章的精華哈。那么我們這期的文章繼續(xù)研究這個拓?fù)�，大家有沒有發(fā)現(xiàn)上面的拓?fù)淦鋵?shí)不止一個電容，看看上圖藍(lán)色圈圈的位置，其實(shí)還有一個電容哦！它一般是放在最后兩個端接電阻之間，然后下拉到地（也可以上拉到DDR電源）。這個電容到底有什么用呢？根據(jù)高速先生對你們的認(rèn)識，都接到地了，肯定又是用來濾波啦？
% ^3 ?1 d" X- f6 ~8 l
: I6 e: j( H; S) Y# K  J' e高速先生對此也研究了一番，我們用一個簡單的點(diǎn)對點(diǎn)的時鐘拓?fù)溥M(jìn)行驗(yàn)證哈。



8 H7 _* s' ^( |1 c如果這對差分線是理想的走線，所謂理想就是差分線的P和N長度一致，阻抗相同，分成對稱的情況下。有無電容的結(jié)果是下面這樣的。



2 H% R6 I3 F! ^是的，如果我們的PCB加工出來就像原理圖設(shè)計一樣是理想的情況，那這個電容的確起不了什么作用。但是我們PCB最精彩的地方就在于它的設(shè)計和加工的誤差哈。我們知道，對于一對差分線來說，對間P和N的對稱性是最為重要的事情，不然的話它們就是產(chǎn)生共模的噪聲。基本上來說，只要破壞了差分線理想狀態(tài)，這對差分線都會或多或少產(chǎn)生共模的噪聲。那么我們在有共模噪聲的情況下再去進(jìn)行對比驗(yàn)證，結(jié)果就會變得不一樣了。

8 l8 x+ r2 ^1 ?1 U1 P9 C
! ?7 h4 s! H& D/ ^* W
+ A4 a  t1 X  x% k3 n可以看到，沒有了這個電容之后，接收端的波形變得扭曲，甚至是產(chǎn)生了非單調(diào)的結(jié)果。那么大家也許會問了，那你們怎么知道是不是共模噪聲的影響呢？怎么看呢？
% }, i( S5 b2 a8 z
我們可以看下圖紫色箭頭位置的波形，也就是它們產(chǎn)生的共模噪聲的位置了。


7 k  V. ^0 `, `& `2 a
我們可以看到，當(dāng)差分線有共模噪聲的時候，這個電容其實(shí)可以為我們抑制很大部分的噪聲，因此能最大限度的還原接收端信號的完整性。
/ p$ U- [8 r# T, s; I
# O# |; _# ^6 m! X

當(dāng)然如果旁邊的走線離這對時鐘很近的話，有了這個電容，自然也能使得共模噪聲串?dāng)_到旁邊走線的能量削弱啦，也就是起到減小串?dāng)_的效果。

4 {1 q9 a. O" A
# Y1 B+ @4 l* L) ^# S


2 n' u2 S9 S$ ?' u1 C6 |
: j: E, Y. E0 S% P
9 x/ ~- F: j7 k0 k
( ?% G6 Y- @# x  m
. @, U# T# Q% {( e2 u% a3 j1 V

" s4 U, e7 ~2 y7 T' K) Y# j$ v3 f# A
( O+ j4 G7 U$ q* ~

pxadsh

啥也不說了，感謝樓主分享哇！

lsd666

感謝樓主分享！