PCB技術(shù)指南之布線工藝要求

ZYZm998

      ①． 線
一般情況下,信號線寬為0.3mm(12mil),電源線寬為0.77mm(30mil)或1.27mm(50mil);線與線之間和線與焊盤之間的距離大于等于0.33mm(13mil),實(shí)際應(yīng)用中,條件允許時應(yīng)考慮加大距離;
布線密度較高時,可考慮(但不建議)采用IC腳間走兩根線,線的寬度為0.254mm(10mil),線間距不小于0.254mm(10mil).特殊情況下,當(dāng)器件管腳較密,寬度較窄時,可按適當(dāng)減小線寬和線間距.

      ②． 焊盤(PAD)
焊盤(PAD)與過渡孔(VIA)的基本要求是:盤的直徑比孔的直徑要大于0.6mm;例如,通用插腳式電阻、電容和集成電路等,采用盤/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插針和二極管1N4007等,采用1.8mm/1.0mm(71mil/39mil).實(shí)際應(yīng)用中,應(yīng)根據(jù)實(shí)際元件的尺寸來定,有條件時,可適當(dāng)加大焊盤尺寸;
PCB板上設(shè)計的元件安裝孔徑應(yīng)比元件管腳的實(shí)際尺寸大0.2~0.4mm左右.

- U. u  B* ^0 U      ③． 過孔(VIA)
; _9 O; U, a# J- f8 L  q一般為1.27mm/0.7mm(50mil/28mil);
當(dāng)布線密度較高時,過孔尺寸可適當(dāng)減小,但不宜過小,可考慮采用1.0mm/0.6mm(40mil/24mil).
+ Z) q6 C1 h6 h- y* F7 Y
, [& X/ B8 a) ^8 i; m      ④． 焊盤、線、過孔的間距要求
PAD and VIA  : ≥ 0.3mm(12mil)
PAD and PAD  : ≥ 0.3mm(12mil)
PAD and TRACK  : ≥ 0.3mm(12mil)
4 I& R) |; Y. t- {! C+ I  Y. ATRACK and TRACK  : ≥ 0.3mm(12mil)
- ]! o0 [4 Z6 Q4 M. U密度較高時:
( V0 M7 Q. x. ?- qPAD and VIA  : ≥ 0.254mm(10mil)
8 ^' }' A! M6 J& ]6 {* cPAD and PAD  : ≥ 0.254mm(10mil)
PAD and TRACK  : ≥  0.254mm(10mil)
! }/ ~1 P0 S) d- b  `- C% h* {TRACK and TRACK  : ≥  0.254mm(10mil)

8 M& L1 D5 i# I, r2 }1、元器件標(biāo)號自動產(chǎn)生或已有的元器件標(biāo)號取消重來
9 H6 ^* h' Q( G+ B  J+ M1 u9 o2、單面板設(shè)置:
6 o, r  g. P% ?& W+ [% y; Y& V& ]  S3、自動布線前設(shè)定好電源線加粗
4、PCB封裝更新,只要在原封裝上右鍵彈出窗口內(nèi)的footprint改為新的封裝號
5、100mil=2.54mm;1mil=1/1000英寸
7、定位孔的放置
2 p& w7 }- D& \7 R/ a6 M1 S8、設(shè)置圖紙參數(shù)
! I4 C! o- E# |& M3 c' J10、元件旋轉(zhuǎn):
" C; x- C% a4 C7 t" ^' _8 QX鍵:使元件左右對調(diào)(水平面);   Y鍵:使元件上下對調(diào)(垂直面)
11、元件屬性:
12、生成元件列表(即元器件清單)Reports|Bill of Material
13、原理圖電氣法則測試(Electrical Rules Check)即ERC
Tools工具|ERC…電氣規(guī)則檢查
Multiple net names on net:檢測“同一網(wǎng)絡(luò)命名多個網(wǎng)絡(luò)名稱”的錯誤
* z* N7 c! @6 ]% B; F" n6 f. Z5 SUnconnected net labels:“未實(shí)際連接的網(wǎng)絡(luò)標(biāo)號”的警告性檢查
) }7 w0 ~- R8 P+ _Unconnected power objects:“未實(shí)際連接的電源圖件”的警告性檢查
Duplicate sheet mnmbets:檢測“電路圖編號重號”
Duplicate component designator:“元件編號重號”
7 e( y; x/ y& f' s  Ybus label format errors:“總線標(biāo)號格式錯誤”
Floating input pins:“輸入引腳浮接”
( K2 X& ?- X. r/ {Suppress warnings:“檢測項(xiàng)將忽略所有的警告性檢測項(xiàng),不會顯示具有警告性錯誤的測試報告”
- i8 R  n5 G0 C' r! A$ `Create report file:“執(zhí)行完測試后程序是否自動將測試結(jié)果存在報告文件中”
- l. f4 R' H5 J- pAdd error markers:是否會自動在錯誤位置放置錯誤符號
8 z1 a" a4 a% t, b15、PCB布線的原則如下
' [/ j5 s4 G, ?" `4 E8 X16、工作層面類型說明
8 P2 g1 b, I9 o- O9 U* ?) i2 a) Y

* q: v6 P. H0 l& |* w* ]