PCB技術(shù)指南之布線工藝要求

ZYZm998

      ①． 線
5 F. l! x2 P; R" ?2 J一般情況下,信號線寬為0.3mm(12mil),電源線寬為0.77mm(30mil)或1.27mm(50mil);線與線之間和線與焊盤之間的距離大于等于0.33mm(13mil),實(shí)際應(yīng)用中,條件允許時應(yīng)考慮加大距離;
布線密度較高時,可考慮(但不建議)采用IC腳間走兩根線,線的寬度為0.254mm(10mil),線間距不小于0.254mm(10mil).特殊情況下,當(dāng)器件管腳較密,寬度較窄時,可按適當(dāng)減小線寬和線間距.
5 {3 N! `, N/ h9 w/ z. q
/ w4 X0 U* e- i5 K0 D      ②． 焊盤(PAD)
焊盤(PAD)與過渡孔(VIA)的基本要求是:盤的直徑比孔的直徑要大于0.6mm;例如,通用插腳式電阻、電容和集成電路等,采用盤/孔尺寸 1.6mm/0.8mm(63mil/32mil),插座、插針和二極管1N4007等,采用1.8mm/1.0mm(71mil/39mil).實(shí)際應(yīng)用中,應(yīng)根據(jù)實(shí)際元件的尺寸來定,有條件時,可適當(dāng)加大焊盤尺寸;
PCB板上設(shè)計的元件安裝孔徑應(yīng)比元件管腳的實(shí)際尺寸大0.2~0.4mm左右.
4 S0 }  R- L1 ]- ~/ l! g
+ e  R4 S  d3 Q0 T3 H& A      ③． 過孔(VIA)
) o- ^3 q# F' B. Y- H9 n$ V一般為1.27mm/0.7mm(50mil/28mil);
當(dāng)布線密度較高時,過孔尺寸可適當(dāng)減小,但不宜過小,可考慮采用1.0mm/0.6mm(40mil/24mil).
5 l. \6 `; l3 _: {
      ④． 焊盤、線、過孔的間距要求
PAD and VIA  : ≥ 0.3mm(12mil)
PAD and PAD  : ≥ 0.3mm(12mil)
PAD and TRACK  : ≥ 0.3mm(12mil)
TRACK and TRACK  : ≥ 0.3mm(12mil)
密度較高時:
PAD and VIA  : ≥ 0.254mm(10mil)
PAD and PAD  : ≥ 0.254mm(10mil)
PAD and TRACK  : ≥  0.254mm(10mil)
$ `7 ]" y. w) p# rTRACK and TRACK  : ≥  0.254mm(10mil)

* P9 |  J: l4 E6 Z; P8 Q7 r1、元器件標(biāo)號自動產(chǎn)生或已有的元器件標(biāo)號取消重來
7 u/ x9 d4 z4 L* B7 _( K2、單面板設(shè)置:
3、自動布線前設(shè)定好電源線加粗
, l4 r/ ?$ F  P) z  @6 S4、PCB封裝更新,只要在原封裝上右鍵彈出窗口內(nèi)的footprint改為新的封裝號
4 L& p! o+ j. A! [, v2 O5 t5、100mil=2.54mm;1mil=1/1000英寸
7、定位孔的放置
8、設(shè)置圖紙參數(shù)
10、元件旋轉(zhuǎn):
X鍵:使元件左右對調(diào)(水平面);   Y鍵:使元件上下對調(diào)(垂直面)
- }7 z* J0 {$ ~& ?0 q4 D$ {11、元件屬性:
12、生成元件列表(即元器件清單)Reports|Bill of Material
5 a+ C& [# ]8 b13、原理圖電氣法則測試(Electrical Rules Check)即ERC
Tools工具|ERC…電氣規(guī)則檢查
Multiple net names on net:檢測“同一網(wǎng)絡(luò)命名多個網(wǎng)絡(luò)名稱”的錯誤
- v5 P. b4 F3 g) mUnconnected net labels:“未實(shí)際連接的網(wǎng)絡(luò)標(biāo)號”的警告性檢查
% P2 H; B& q' a8 gUnconnected power objects:“未實(shí)際連接的電源圖件”的警告性檢查
' j: G% x6 F% q! g9 XDuplicate sheet mnmbets:檢測“電路圖編號重號”
/ B, |1 X! ?) F  l, J( RDuplicate component designator:“元件編號重號”
% ?) j  U6 |4 g' O/ o# pbus label format errors:“總線標(biāo)號格式錯誤”
0 G( M* F- A3 \+ l& @: oFloating input pins:“輸入引腳浮接”
1 u8 S- t- z, M. B, rSuppress warnings:“檢測項(xiàng)將忽略所有的警告性檢測項(xiàng),不會顯示具有警告性錯誤的測試報告”
! r3 H. g% C  y+ LCreate report file:“執(zhí)行完測試后程序是否自動將測試結(jié)果存在報告文件中”
7 N$ C) [( V' F% @! _Add error markers:是否會自動在錯誤位置放置錯誤符號
6 J7 S3 k$ @! j( z8 E0 [  B6 f# \15、PCB布線的原則如下
16、工作層面類型說明
, K0 ?  k6 V+ y& Q- s
2 m" l; ?. A8 b8 X: h: z* l( v
) C+ o1 ]3 d1 |3 O: Z: o3 F
* V6 ?5 g1 ^: Q9 Y