Cadence allegro 16.6 3D pcb設(shè)計(jì)圖文教程,千呼萬喚,Allegro終于也可以做3D設(shè)計(jì)了,雖然比較簡單,但是總之還不錯(cuò)近年以來Cadence公司在不斷的加強(qiáng) PCB Editor三維的顯示能力,可以幫助PCB工程師更直觀進(jìn)行PCB設(shè)計(jì)。 一、 準(zhǔn)備工作 1、 軟件版本要求 本操作是針對Allegro 16.62 (SHF2)及以上版本軟件。 2、 3D模型來源 可預(yù)先到專業(yè)的3d Step 模型下載網(wǎng)站上下載相應(yīng)的3d模型。 如:http://www.3dcontentcentral.cn/。搜索你想要的器件3D模型,此處還是以0603為例。 m0 r5 E4 p( _: U: C+ J, k
選擇需要的模型下載,下載格式選擇.step格式的5 F& s7 A6 M8 I# o7 ]9 u. D0 L
: s; b5 `( K! q4 M4 m7 {二、 設(shè)置及顯示 1、 首先要對使用環(huán)境進(jìn)行設(shè)置 1) env文件設(shè)置。路徑在:Cadence\SPB_16.6\share\pcb\text\env,打開,查看是否有設(shè)置set step_unsupported_prototype 1,如果沒有,就在文件中加上。 2) Step模型路徑設(shè)置。如下圖示: 9 Y9 e1 @3 _% j7 `! R
1、 設(shè)置PCB中的元器件與3D模型匹配 1)進(jìn)入匹配界面。如下圖示: . \0 s/ h& e x4 a$ ]" H- W: G
) y- q- S$ h5 E2 U, c0 \2 @5 r
1)匹配設(shè)置。; {; L) m `) R
+ |+ j V: f& ? t) L' u分別在上圖示位置選擇需要顯示3d效果的器件進(jìn)行匹配,對各參數(shù)進(jìn)行設(shè)置以達(dá)到理想效果。設(shè)置好后 點(diǎn)擊Save進(jìn)行保存。然后可點(diǎn)擊Report進(jìn)行查看匹配結(jié)果。如下圖示: # ?. @ K5 u* v) ?" V7 x
1、顯示設(shè)置。 1)顯示之前必須把相應(yīng)的層打開。 PACKAGE GEOMETRY/PLACE_BOUND_TOP PACKAGE GEOMETRY/PLACE_BOUND_BOTTOM MANUFACTURING/STEP3D_ASSEMBLY_ENCLOSURE 2)設(shè)置3d顯示查看效果。 & G* F' R& V( }. [- r
* ~$ O/ G, D# z9 b
, Y3 n, R0 [: H+ Y: T G6 ~
教程下載地址:- F8 x( H$ B$ P; \
7 o+ q1 ]4 k$ P ~3 H0 s/ S6 X
" ?! L8 n; ?+ t7 m3 O
: I8 K2 d+ I7 u [8 P |