層疊設(shè)計(jì)丨你們習(xí)慣了阻抗有問題就找板廠了吧？

edadoc

作者：黃剛（一博科技自媒體高速先生原創(chuàng)文）

在硬件工程師和PCB工程師的潛意識(shí)里，只要是PCB走線阻抗出現(xiàn)了偏差，第一時(shí)間就會(huì)去和板廠的朋友們?nèi)ズ群炔枇牧奶�。這個(gè)時(shí)候高速先生悄悄的告訴你們，在對(duì)板廠的阻抗加工提出質(zhì)疑之前，有沒有稍微想過一下下有可能是設(shè)計(jì)的問題呢？
一般來說，單純PCB走線的阻抗控制出了問題，的確十有八九是由于板廠對(duì)加工管控或者參數(shù)調(diào)整出現(xiàn)偏差，導(dǎo)致加工出來的走線超過了誤差范圍。因?yàn)榘鍙S的確需要對(duì)走線阻抗進(jìn)行一定范圍的保證，例如±10%甚至±8%。高速先生一度也是這么認(rèn)為，直到遇到了下面這個(gè)由客戶自己進(jìn)行PCB設(shè)計(jì)然后我司來制板的項(xiàng)目…
今年的某一天，我們一個(gè)客戶拿著我們加工的板子過來，就開始抱怨說我們板廠加工的阻抗超過了10%的偏差。50歐姆的表層走線他們自己進(jìn)行阻抗測(cè)試時(shí)，發(fā)現(xiàn)最低的地方只有44歐姆。還給出了他們的“證據(jù)”，也就是實(shí)測(cè)的阻抗結(jié)果。

8 F$ G" l) g6 R* d- G
1 j0 b) ~6 E( @# s5 c當(dāng)然我們也是有測(cè)試的條件，于是把客戶的板子拿過來測(cè)試下，發(fā)現(xiàn)也是相同的結(jié)果，客戶的測(cè)試的確沒有問題，表明這根走線的阻抗的確就是在44歐姆左右。高速先生這個(gè)時(shí)候就提出了看看客戶的pcb設(shè)計(jì)文件，看看這根走線是不是因?yàn)楸容^特殊才使得我們板廠的加工出現(xiàn)了偏差，例如走線的線寬和線間距是不是太細(xì)或者其他什么加工極限的原因。
) |# `, u9 I# g/ k& n, P2 N
2 x' }! q1 R- D% Q) G& t
結(jié)果打開板子一看，這的確是一根普通的走線，線寬在10mil左右，采取了表層包地處理的設(shè)計(jì)以減小串?dāng)_，看起來這對(duì)于我們公司來說應(yīng)該是比較容易加工的。
( K- R  x. l. |0 M4 ?  @一般來說，看了PCB設(shè)計(jì)，看到走線如果不是偏極限的話，高速先生也開始覺得是我們板廠的問題了。于是我們和板廠的同事聊聊，希望從他們那里得到一些有用的信息。果然，板廠的同事提供了一條很有用的信息，說客戶比較相信自己算的阻抗，因此讓板廠盡量不調(diào)整線寬，客戶算的阻抗圖如下所示：

然后我們?cè)偃?font color="#4298ba">測(cè)量加工出來的走線，也基本上是10mil，嚴(yán)格做到了客戶的要求。但是有個(gè)地方引起了高速先生的注意，就是走線到參考地的距離15mil，因此我們?cè)俅未蜷_PCB文件看看客戶的疊層和設(shè)計(jì)，我們能猜想到客戶是做了隔層參考，不參考L2層參考L3層的地平面。
* t1 C( e2 {  N5 I
" B* O% D! G! k1 E* ^8 ]從設(shè)計(jì)上的確也是這樣，L3層是一個(gè)完整的參考平面。
* F+ U0 z3 A. I/ y! I# G
但是，但是！問題來了，客戶在L2層并沒有完全挖空，還是按照L1的包地方式進(jìn)行設(shè)計(jì)，如下所示：
3 S  P0 ^9 K4 i# u% `+ }1 O
) T) V  \  f4 w* `3 W關(guān)于疊層這個(gè)方面的延伸，大家可以關(guān)注高速先生的視頻如下：
  @3 H6 {) C; T! d- _, ]" d! X! y9 G5 y
https://www.bilibili.com/video/BV1s5411a7J4
9 j: i8 n; d! l9 k5 B查到這里，高速先生隱約覺得這可能并不一定是板廠對(duì)走線阻抗管控出了問題導(dǎo)致阻抗偏低，有可能在設(shè)計(jì)這個(gè)根源上就出現(xiàn)了偏差。
# E+ r5 W: p) |4 Q7 U' b5 X. x' V7 k
: q& t. @) I; g: X) q8 W3 h! O0 @因此我們根據(jù)PCB設(shè)計(jì)建立了這么一組對(duì)比的3D模型，看看L2層按照現(xiàn)有的設(shè)計(jì)和把L2層地都挖空掉，也就是按照客戶所提供的阻抗計(jì)算模型的那樣子，模型就是下面這樣了。
8 N7 {; k, |0 z# M
8 l% n) W+ x3 K模型的左邊部分是現(xiàn)有的設(shè)計(jì)，右邊部分是客戶認(rèn)為的設(shè)計(jì)，我們把兩種設(shè)計(jì)都做在同一個(gè)仿真模型上，這樣能有更準(zhǔn)確的對(duì)比。

( s. U( D: Y' e! z" d7 ]- a2 C- v
) N" h7 ]: M! f果然，這個(gè)3D模型的仿真結(jié)果證實(shí)了高速先生的懷疑，這兩者的阻抗是不一樣的，而且差別竟有5個(gè)歐姆！
這個(gè)時(shí)候結(jié)論已經(jīng)很明確了，采取這種隔層參考的設(shè)計(jì)方式本身沒有什么問題，然而客戶在自己去算阻抗的時(shí)候卻選擇了一個(gè)錯(cuò)誤的阻抗計(jì)算模型，并且客戶也以為L2層不用白不用，反正我把走線的區(qū)域挖空掉了就沒有影響了，而且L2層鋪一點(diǎn)地可能還更有利于串?dāng)_的控制。結(jié)果串?dāng)_可能控制上了，但是阻抗卻出現(xiàn)了嚴(yán)重的偏差，這基本上和我們板廠的加工能力沒有太大的關(guān)系，相反的，我們板廠按照客戶的“要求”成功控制到了阻抗44歐姆�。∵@時(shí)我們和客戶之間的氣氛就好像結(jié)尾這張圖片一樣了。

" b, I+ U& E' x8 {, g



1 c3 O. `+ x1 y" J  O
7 j" m! ?1 U! T9 }( v




/ U$ y( j3 ^3 x0 A

2 n9 o  t3 O& F) ^: D- p+ v
1 `# X, k" `) m

; }' a) ?/ ?  L



+ w+ A7 w! E& u1 A3 T
) M3 b5 V; g5 n

快樂的蹦蹦

那文章里邊，L2層只挖掉還不行嗎？L2層不能鋪地嗎？？