編號(hào):20170907 PCB公益評(píng)審報(bào)告

PCBQA

您閱讀的評(píng)審報(bào)告自于凡億PCB QA評(píng)審組(www.fany-online.com)
% Q* T) [9 u1 H9 y4 [------------------------------------------------------------------------------------
使用前請您先閱讀以下條款:
/ Z3 i, p6 I5 R1.評(píng)審PCB全程保密不外發(fā)，評(píng)審之后會(huì)進(jìn)行文件刪除，介意者不要發(fā)送文檔！
5 C. P7 K6 v; e2 J/ ]2.評(píng)審報(bào)告只是局部截圖并添加文字說明，如需更詳細(xì)的請內(nèi)容請聯(lián)系我們評(píng)審人員
5 y1 r  }2 Y8 ?5 Y+ x, e3.評(píng)審意見僅供參考意見，由此造成的任何相關(guān)損失網(wǎng)站概不負(fù)責(zé) 。
- W& `* V/ d, J- X; p9 n9 p2 G------------------------------------------------------------------------------------
  e5 v$ u) B6 p- i1 T, T如果您的PCB需要評(píng)審，請以郵件的方式發(fā)送給我們，我們一般在1個(gè)工作日之內(nèi)安排評(píng)審
郵件格式：PCB公益評(píng)審+項(xiàng)目名稱
8 @8 S# N! x% B) G9 a郵件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
1、USB為供電管腳 電源輸入主干道要加粗一般按照20mil過載1A電流進(jìn)行評(píng)估，目前是開始時(shí)候大 但是后面變太小了不符合要求，表層過孔沒起作用可以刪掉
" g. d) o3 C' k% o* R2 Q5 J/ B" T

5 C- q! x: l5 A; P

PCBQA

2、這類電源輸入輸出主干道分不清楚，造成走線、打孔出現(xiàn)問題，第一腳為輸入  第5腳為輸出  第3腳 只是一個(gè)使能信號(hào)腳 走線10mil就夠了 不需要敷銅
. e; P% i2 ?3 y請優(yōu)化輸入和輸出管腳 過載大電流的，其他幾個(gè)不再一一指出 一樣的 請先理清楚輸入輸出

% r/ F! ^+ N2 R" I9 v& Q

PCBQA

3、濾波電容的放置 非常差，請靠近管腳進(jìn)行放置，盡可能的近一些，走線先經(jīng)過濾波電容濾波之后再進(jìn)入IC管腳。

PCBQA

4、SDRAM需要進(jìn)行等長布線，走線間距不滿足3W原則 走線太近 ，請嚴(yán)格按照SDRAM相關(guān)規(guī)范進(jìn)行布局布線
! V' b) `# @7 E" _( P! q
- N6 `# J; i/ B# v2 H
+ [: E9 e6 \+ q) k* f5 j  k

PCBQA

3 F, b+ [& a* [
' w0 e- Y# Y& k9 z5、平面分割問題嚴(yán)重，存在過載通道太細(xì)，出現(xiàn)孤銅 無法載流的問題，這個(gè)板子通過這種分割 核心電源無法滿足供電 板子跑步起來的

7 `- o6 |# m+ k; @* X0 w
建議你看下凡億PCB四層核心板的Demo的設(shè)計(jì)：https://item.taobao.com/item.htm ... cju&id=536934512329
- ]% T/ {1 T+ a8 [; S4 M% K很多問題 這個(gè)視頻當(dāng)中都有進(jìn)行講解

PCBQA

6、關(guān)于晶體的濾波方式 請采用π型濾波方式，電容放在前面，注意其他地方也類似檢查
/ S- ^& _0 A3 B& p" T
: y1 W  r& A5 `; X' f

具體設(shè)計(jì)要求請參考以下內(nèi)容：
. e# U: K0 Q9 C

布局要求：

1、布局整體緊湊，一般放置在主控的同一側(cè)，靠近主控IC。

2、布局是盡量使電容分支要短（目的：減小寄生電容，）

3、晶振電路一般采用π型濾波形式，放置在晶振的前面。

布線要求：

1）走線采取類差分走線；

2）晶體走線需加粗處理：8-12mil，晶振按照普通單端阻抗線走線即可；

3）對(duì)信號(hào)采取包地處理，每隔50mil放置一個(gè)屏蔽地過孔。

4）晶體晶振本體下方所有層原則上不準(zhǔn)許走線，特別是關(guān)鍵信號(hào)線。（晶體晶振為干擾源）。

5）不準(zhǔn)許出現(xiàn)stub線頭，防止天線效應(yīng)，出現(xiàn)額外的干擾。

7、繼電器為干擾源，請本體下面挖空處理。并且，走線需要加粗處理。

7 i% V' V& R# T% }1 j

PCBQA

7、走線 請考慮 GND的回流問題 考慮后期等長的空間 考慮阻抗及串?dāng)_等問題（3W），存在問題太多 建議此版進(jìn)行重新設(shè)計(jì)
+ y- \/ w/ Z: E+ L' ], ?

1625536570

非常給力的點(diǎn)評(píng)，避免出現(xiàn)類似問題

cesc

強(qiáng)烈支持PCB聯(lián)盟網(wǎng)網(wǎng)友資料分享，免費(fèi)資源就是給力！

bidinghong

非常給力的點(diǎn)評(píng)